NEWS
2018.10.24
2018年10月16日、ArmとSynopsysは、両社の協業による顧客の成功事例を発表した。
今回の発表は、ARMが発表した新しいプロセッサ「Neoverse」ファミリーの早期顧客各社が、SynopsysのEDAソリューション（設計及び検証ツール、IP）を用いて最先端FinFETプロセスでのテープアウトに成功したというもので、ARMとSynopsys両社のPRを兼ね備えたもの。
Armは同日、新たな「Neoverse」ファミリーとして「Ares」、「Zeus」、「Poseidon」の3種類のプロセッサを発表しているが、今回テープアウトが報じられているのは「Ares」コアで、Synopsysは既に7nm「Ares」向けの「QuickStart Implementation Kit（QIK）」を提供しているという。
※QIKはスムーズなARMプロセッサの実装を支援する開発キットで、実装用のスクリプトやリファレンス・ガイドなどのドキュメントが含まれている。
なお、SynopsysはQIKに加えて、Armプロセッサのハードニングの経験が豊富なプロフェッショナルが提供するデザイン・サービスも用意。QuickStartインプリメンテーション・サービス、ターンキー・コア・ハードニングといったサービスを提供している。
2018.10.24
2018年10月3日、日本シノプシスは品川で「シノプシス・ベリフィケーション・セミナー2018」の開催と合わせて同社のフォーマル検証ツールのユーザーを対象とした「VC Formal Special Interest Group (SIG)」を開催した。
ここでは同イベントで聞いたルネサス エレクトロニクスによる「VC Formal」新機能評価の内容を紹介する。
講演タイトル：「Regression Mode Accelerator (RMA) 評価結果」
講演者：ルネサス エレクトロニクス株式会社 デザインメソドロジ部 酒井 皓太氏
ルネサスの酒井氏の講演はSynopsysのフォーマル検証ツール「VC Formal」の検証高速化機能「Regression Mode Accelerator（以下、RMA）」のベータ版評価に関するもの。
「RMA」は今年8月に公にされたマシンラーニング技術を応用した新機能で、初回のフォーマル検証の実行結果を自動的に参照することで2回目以後の処理時間を短縮することが可能。Synopsysは同機能を用いることでフォーマル・プロパティ検証のスピードを10倍高速化することが可能としている。
酒井氏によると「RMA」評価のモチベーションは、下記大きく3つ。その期待に対する効果を確認すべく、全アサーションが2分以内に収束する低負荷テストデータと、12時間で未収束プロパティが残る高負荷テストデータの2種類のテストデータを用いて評価を実施した。
・最適エンジン選択によるマシンリソース削減→収束するプロパティはもっと速く
・自動抽象化・制約最小化の学習による収束性向上→収束しないプロパティはより少なく
・類似設計／類似プロパティへの学習→より大きな変更にも学習効果を発揮
評価１．低負荷テストデータの評価結果
酒井氏はまずイベントリンクコントローラのデザインを対象に「RMA」の効果を評価した。その結果「RMA」の学習機能を利用することで、2回目以降の実行で検証時間が4分の1に短縮され、メモリ使用量も半分以下に減った。1回目の実行では「RMA」を用いない場合と比べて検証時間は5％、メモリ使用量は10％増加した。これは学習に伴うオーバーヘッドと考えられるという。
評価２．高付加テストデータの評価結果
次にAXI3バスブリッジを対象に「RMA」の効果を評価した。SynopsysのアサーションIPによる142個のプロパティを使用した。その結果「RMA」の学習機能を利用することで、2回目以降の実行で収束したプロパティ数が1個増えたが、全てのプロパティを収束することはできず、学習機能を使わない時と同様にタイムアウトに終わった。メモリの使用量は1回目の実行以上に2回目の実行で増加した。
そこで収束プロパティ数の推移について分析したところ、1回目の実行結果の収束プロパティ数138個に到達する時間が2回目の実行の方が20,000秒近く早い事がわかった。
評価３．高付加テストデータ、デザインに小変更を加えた場合の評価結果
続いて評価２．と同じAXI3バスブリッジを対象に一部デザインを変更（書き込みレスポンスバッファ削減）し、評価２．で用いた学習データを用いて「VC Formal」を実行したところ、収束プロパティが更に1個増えた。この事から酒井氏は「RMA」はある程度のデザイン変更には対応可能と結論づけた。
評価４．高付加テストデータ、アサーションIPのパラメータを変更した場合の評価結果
最後に評価２，３と同じAXI3バスブリッジを対象に、利用しているアサーションIPのパラメータ（AXI3のバス幅）を変更し「RMA」の効果を評価した。パラメータを変更し全プロパティを一旦収束させ、その時の学習データを用いることでパラメータを元に戻しても効果が得られるかもしれないと期待したが、類似したプロパティであっても学習データを使い回す事はできなかった。
酒井氏は今回の評価を踏まえ、プロパティ検証の高速化において「RMA」は有効とした上で、収束性の向上や学習データの利用に関する更なるイノベーションに期待すると語った。
なお、補足情報となるが、Synopsys米国本社で「VC Formal」のR&Dに関わる野々下氏の説明によると、「RMA」にはローカルモードとサーバーモードの2つのモードがあり、サーバーモードで利用すればプロジェクト間で同じ学習データを利用する事も可能との事。また現在の「RMA」は、RTLの最初のバージョンの実行結果を繰り返し使うことで学習効果を上げ、リグレッション・テストの効率化を実現しているが、今後は更にマシンラーニングの活用範囲を広げていく方向で開発を進めているという。
2018.10.24
2018年10月22日、Cadenceは、2018会計年度第3四半期（2018年7-9月）の売上を報告した。
Cadenceの2018年Q3売上は、前期Q2比約2.7％増の5億3200万ドルでまたしても四半期売上記録を更新した。四半期売上記録の更新はこれで8四半期連続となる。営業利益は前期Q2比約32％増の9900万ドルだった。（※GAAP基準による会計結果）会計ルールが異なるが前年実績と比較すると売上は前年比約9.6％増、営業利益は前年比約22％増となる。Cadenceは2018会計年度決算報告から収益算出ルールを変更した。
Cadenceは7月にパワー・インテグリティ解析ツール「Voltus」の機能向上を発表。直近では、業界初の7nm「112G SerDes IP」、ディープラーニング向けの「Tensilica DNA 100 Processor IP」などを発表している。
Cadenceは、2018会計年度Q4の売上額を5億4500-5500万ドルと予測している。
2018.10.23
2018年10月18日、Socionextは、「進化型・低消費電? AI エッジ LSI の研究開発」プロジェクトがNEDO委託事業に採択された事を発表した。
発表によると「進化型・低消費電力 AI エッジ LSI の研究開発」プロジェクトは、SocionextとArchiTek株式会社、株式会社豊田自動織機の3社で提案したもので、小型・低消費電力で多様なアルゴリズムにフレキシブルに対応するAI処理チップと、関連するソフトウェア・システムを統合した「AI エッジソリューション」の提供をゴールに、下記分担により2021年度まで進められる。
(1) 仮想エンジンアーキテクチャ (担当：ArchiTek 株式会社)
小型・低消費電力化と柔軟性を両立し、アルゴリズムの進化、幅広い AI 応用に対応できるアーキテクチャ
(2) リアルタイム SLAM (担当：株式会社豊田自動織機)
ロボットなどの自律走行での自己位置推定をリアルタイムで実現する SLAM (Simultaneous Localization And Mapping) 技術
(3) 量子化 DNN (担当：株式会社ソシオネクスト)
高速・低電力・省電力化のための量子化 DNN で認識率が低下する問題の解決
(4) エッジ環境最適化 (担当：株式会社ソシオネクスト)
クラウドとエッジの連携においてエッジ側が分担する機能を見極め最適化する方式の検討
2018.10.23
2018年10月23日、Cadenceは、業界初となる長距離伝送用7nm 112G SerDes IPを発表した。
Cadenceによると今回発表した「Long Reach 112G SerDes」は、Cadenceが2017年に買収したnusemi社の技術をベースに開発されたもので、SerDesとして業界最高のデータ転送速度112Gbpsを実現。バックプレーン、カッパー接続、光接続に対応する。同IPは既に7nmプロセスでシリコン実証済であり、先行顧客は同SerDesを用いたSoCを開発しているとの事。先端のSerDesはハイパフォーマンス・コンピューティング分野、データセンターのインフラ等で利用される。
2018.10.22
2018年10月16日、SEMIは今年のシリコン・ウエハの出荷予測を発表した。
SEMIの予測では今年のシリコン・ウエハの出荷面積は、前年比7.1％増の124億4500万平方インチで過去最高となる見通し。伸び率は緩やかになるが2021年までの向こう3年間もシリコン・ウエハの出荷量は右肩上がりで増加すると予測している。
2018.10.22
2018年10月22日、Armは「DesignStart」プログラムを拡大し、「Arm Cortex-A5」の設計開始時のライセンス費用を無償化する事を発表した。
Armの「DesignStart」プログラムは、ユーザーによるArm IPへのアクセスを迅速化するために2015年から開始されたプログラムで、これまで「Cortex-M0」、「Cortex-M3」の2品種について、デザイン開始時のライセンス費用が無償化されていた。
今回、同プログラムに新たに「Cortex-A5」が追加され、ライセンス費用を支払うこと無く「Cortex-A5」ベースのデザインを開始できるようになった。もちろん評価も無償となるが、製品化にあたってはロイヤリティが発生する仕組みとなっている。「Cortex-A5」は、Linux対応アプリケーション・プロセッサとして最小の消費電力を誇るコアで、既に累積20億個以上の出荷実績がある。
なお、Armは先日「DesignStart」プログラムを通じてXilinxのFPGA向けに「Cortex-M1」および「Co-tex-M3」を無償提供することを発表しているが、こちらは完全に無料でロイヤリティも発生しない。但しその利用にあたっては一定の制限があるという事だ。
Armが「DesignStart」プログラムを拡張する背景には、オープンソースの命令セットアーキテクチャ「RISC-V」をベースとしたビジネスの台頭があり、市場には無償もしくは非常に低コストでアクセスできる「RISC-V」ベースのプロセッサが複数存在している。
2018.10.19
「RISC-V 原典」オープンアーキテクチャのススメ（日経BP社）を1名の方にプレゼント致します。
ご希望の方はメールでご連絡下さい。
https://www.nikkeibp.co.jp/atclpubmkt/book/18/269170/
2018.10.15
2018年10月15日、Socionextは、世界初となるHDMI 2.1規格に対応した8K用チップ「HV5 シリーズ」を発表した。
今回Socionextが発表した「HV5 シリーズ」の製品は下記2品種。
いずれも来年3月から出荷の予定で、明日から幕張で開幕するCEATEC Japan 2018にて展示する。
・8K インターフェース変換チップ「SC1H05AC01」
・8K TV用映像処理チップ「SC1H05AT1」
HDMI2.1規格は、8Kをサポートしデータレートは最大48Gbpsとなる。
2018.10.15
2018年10月3日、日本シノプシスは品川で「シノプシス・ベリフィケーション・セミナー2018」を開催した。
ここでは同セミナーで行われた富士ゼロックスによる事例講演の内容を紹介する。
講演タイトル：「ハイブリッド・エミュレーション環境構築によるソフトウェア先行開発」
講演者：富士ゼロックス株式会社 コントローラプラットフォーム第一開発部 橋本 貴之氏
橋本氏の講演は、Synopsysの仮想プロトタイピング環境「Virtualizer」とエミュレーション環境「ZeBu」を用いた画像処理システムのデバイスドライバ開発の話。
結果を先に明かしてしまうと、Linuxのブート時間約30秒のシミュレーション環境の構築に成功し、6つの画像処理ブロックのデバイスドライバを先行開発することで、ソフトウェアの開発期間を約2.5ヶ月前倒しすることができたという内容である。
橋本氏によると、ハイブリッド・エミュレーション環境構築のそもそものモチベーションはES入手前のソフトウェア先行開発で、ES評価期間内にソフトウェアの機能評価を終わらせるという狙いがあった。そこでソフトウェア開発者のニーズを吸い上げた結果、高速なLinuxブートを「Virtualizer」で行い、高速な画像処理シミュレーションを「ZeBu」で行うハイブリッド環境を選択することにした。
実際にハイブリッド・エミュレーション環境を構築してみたところ、「意外と簡単だった」というのが橋本氏の感想。シミュレーションの高速化を狙い、ハイブリッド環境を構築する前段階で既に「ZeBu」上にハードウェアを実装した経験があったことが大きかったようで、その経験を元にハイブリッド環境においても「ZeBu内にメモリモデルを実装する」、「Virtualizer-ZuBu間のポート数を最小化する」、といった施策によりシミュレーションの高速化を図ったと橋本氏は説明した。
また橋本氏は、RTLシミュレーション環境とZuBu環境で共通のテストベンチ構成をとることで環境のスムーズな移行が可能となるとコメント。検証戦略を考える段階でハイブリッド環境を検討しておくと最終的に工数削減にも繋がるだろうと付け加えた。
なお今回「Virtualizer」側の環境はSynopsys側が用意したものを利用。富士ゼロックス側からZeBu環境のダミーモデルを提供することで両社で協調しながら環境構築を進め、約1.5ヶ月でハイブリッド・エミュレーション環境の構築を完了した。
ちなみに橋本氏によると、「Virtualizer」によるLinuxブートは環境立ち上げ当初は3-4分要していたが、「Virtualizer」のバージョンを最新バージョンに切り替えたことで、最終的に約30秒に短縮することができたとの事。また「ZeBu」においても最新バージョンではコンパイルの機能がかなり改善され、使い勝手が非常に良くなったという話だった。
■MediaTekもハイブリッド・エミュレーション環境を活用
今回のセミナーでは台湾ファブレス最大手のMediaTekも事例を紹介していたが、講演者のJerry Wang氏によるとMediaTekでも先端の5Gモデムの開発をはじめ各製品の開発工程に応じてバーチャル環境、ハイブリッド環境、エミュレーション環境、プロトタイピング環境を使い分けているという話。もちろん「Virtualizer」と「ZeBu」も活用しているようだ。
■日本ではHAPSも好調
セミナー冒頭の日本シノプシス黒坂氏の話によると、エミュレーション環境「ZeBu」はワールドワイドでかなりの勢いでユーザーを増やしているとの事。専用プロセッサではなくFPGAベースのエミュレーション環境というのが強みのようで、米国Synopsys本社のThomas Li氏によると今後FPGAベースの製品がエミュレータ市場の半分以上を占めるという予測データもあるという。また黒坂氏によると日本国内ではFPGAベースのプロトタイピング環境「HAPS」も好調で、様々な製品領域で導入が進んでいるという話。一度に「HAPS」を複数台導入する顧客も少なくないという。
2018.10.15
2018年10月12日、IC Insightsの記事：
半導体専業ファウンドリ大手4社(TSMC, GlobalFoundries, UMC, SMIC）のウエハ当たりの平均売上をまとめたところ、TSMCが最も高く2017年実績でウエハ当たりの売上1,368ドルだった。この売上額はSMICの実績の倍近くに相当する。TSMCのウエハ当たりの売上が高いのは先端プロセス品の売上が大きいためで、20nmプロセス以下の300mmウエハの平均売上額は6,050ドルで、0.5μmプロセス200mmウエハの売上額の16倍に相当する。
2018.10.12
2018年10月11日、ロイターの記事：
AppleがiPhoneの省電力性能を左右するパワーマネジメント技術を、イギリスの半導体メーカー、Dialog Semiconductorから6億ドルで取得すると発表した。Appleは特許のほか300人強の技術系職員らなどの取得金として3億ドル、また製品供給の前払金として3億ドルをDialogに支払う。Dialogは今後もAppleに既存のコアPMICを供給する。カメラなどを管理するサブPMICについては今回の買収対象から外れている。Appleは10年前のiPhone発売以降、一貫してDialogのパワーマネジメントICを利用している。
2018.10.10
2018年10月8日、RISC-V Foundationは、RISC-V SoftCPUコンテストの開催を発表した。
発表によるとRISC-V SoftCPUコンテストは、RISC-V（RV321）ベースのSoftCPUのFPGAへの実装を競うもので、そのパフォーマンスと実装面積、実装のアプローチが評価の対象となる。使用するFPGAはRISC-V FoundationメンバーのMicrosemiとLattice Semiconductorが提供する下記いずれかのFPGAで、それぞれのFPGAに対して優れたパフォーマンスのSoftCPUと実装面積の小さいSoftCPUを選出する。
【コンテストの対象FPGA】
・Microsemi社 SmartFusion®2またはIGLOO®2（25K LUT）
・Lattice Semiconductor社 iCE40 UltraPlus（5K LUT）
コンテストの応募締め切りは2018年11月26日で、コンテストの結果は2018年12月3-6日サンタクララで開催される第1回RISC-Vサミットで発表される。コンテストの勝者上位3名には下記賞金と賞品が贈られる。
・First place prize: $6,000 USD
・Second place prize: $3,000 USD + Splash Kit+ iCE40 UltraPlus MDP
・Third place prize: $1,000 USD + PolarFire Evaluation Kit+ iCE40 UltraPlus Breakout Board
※Microsemiは先着50名に全世界送料無料でコンテスト用のボードを提供する。（Future Electronics Creative IGLOO2ボード/Creative SmartFusion2ボード各25枚）
なお、RISC-V Foundationは、今月18日に慶応大学で2回目となる「RISC-V Day Tokyo」を開催する予定。（詳しくはこちら）
2018.10.09
2018年10月8日、DigiTimesの記事：
台湾のDigitimes Researchによると、世界の半導体ファンドリー産業の向こう5年間の平均成長率は6.2％で、2023年には合計売上額が819.4億ドルに到達する見通し。この予測は同社の1年前の予測（2023年までの平均成長率5.0％）を上方修正する内容となる。
業界トップのTSMCは既に7nm FinFETプロセスノードから収益を上げており、同プロセスの売上は今年のTSMCの全売上の10％を占めると見られている。TSMCは既に来年Q1から第2世代の7nm FinFETプロセスの量産始動を計画している。Samsungは2019年Q1より7nmプロセスでの量産を開始する予定。
TSMCをはじめとする業界TOP4ベンダは今後も半導体ウエハの製造キャパシティを拡大する見通しで、そのキャパシティの向こう5年間の平均成長率は6.8％と予測されている。
2018.10.05
2018年10月3日、Synopsysは「Synopsys Cloud Solution」を発表した。
今回の発表は、10/3にサンタクララで開催されたTSMCのイベント「TSMC 2018 Open Innovation PlatformR Ecosystem Forum」に合わせて行われたもので、「Synopsys Cloud Solution」が公にアナウンスされたのは今回が初めてとなる。
Synopsysによると「Synopsys Cloud Solution」は、Synopsysのマネジメントするクラウド環境と顧客のマネジメントするクラウド環境の両方に対応しており、クラウド・サービスとしてAmazonの「AWS」とMicrosoftの「Azure」をサポートしている。当然Synopsysのマネジメントするクラウド環境の方がインフラの面でもツールの運用性の面でもメリットが大きく、ワンストップでクラウド上のEDAツールにアクセスできるようだ。
※画像はSynopsysのWeb上のデータ
Synopsysが「Synopsys Cloud Solution」で利用できるツールとして公表しているのは下記製品群で、エミュレーション環境「ZeBu」に関してはその製品の性質上、Synopsysによる独立したクラウド環境が用意されている。
【Synopsys Cloud Solution対応ツール】※公表されているもの
・スタティックタイミング・サインオフ解析ソリューション PrimeTime
・RC抽出サインオフ・ソリューション StarRC
・フィジカル検証サインオフ・ソリューション IC Validator
・回路シミュレーション・ソリューション HSPICER/CustomSim/FineSim
・キャラクタライゼーション・ソリューション SiliconSmart
・機能検証ソリューション VCS
・フォーマル検証ソリューション VC Formal
・故障シミュレーション・ソリューション Z01X
・FPGAベース・エミュレーション・システム ZeBu
なお今回の発表によるとSynopsysは、Amazon、Microsoft、Arm、そしてTSMCと協業し、「Synopsys Cloud Solution」によるTSMCの顧客向けのクラウド設計環境を実現。同環境を利用することでTSMCの顧客はクラウド上で各種ツール、IP、技術（以下、参照）を用いたSoC設計が可能となる。TSMCはこのSynopsysのクラウド環境を自社顧客向けの設計環境として認証している。
・SynopsysのEDA/IP
・ArmのIP
・TSMCのプロセス・テクノロジ・ファイル
・TSMCのプロセス・デザイン・キット（PDK）
・TSMCのファウンデーションIP
SoC/IC設計でクラウド環境を活用する最大のメリットは、無限にあるクラウド上のマシン・リソースを使いたい時に使いたいだけ使えるという拡張性と柔軟性の高さで、Synopsysは今回発表した「Synopsys Cloud Solution」の活用例として、「IC Validator」をクラウド上の数千個のCPUコアで実行した例を紹介してる。これはSynopsysの自社製品開発のサインオフ検証の事例で、TSMC 7nmプロセスを利用した「DesignWareR PHY IP for PCI ExpressR 5.0」のテープアウトに成功しているようだ。
Synopsysは、過去15年以上にわたり顧客向けにクラウド環境を提供してきた実績があるとしているが、今回の「Synopsys Cloud Solution」の発表により、統合されたサービスとしてクラウド環境のビジネスを推進していく構えで、環境の利用研修なども含めたクラウド･ベースEDA環境導入支援サービスを提供していくという。
2018.10.05
2018年10月4日、ルネサス エレクトロニクスは、新型のMPU「RZ/A2M」の発売を発表した。
「RZ/A2M」はエッジでの画像処理やAI推論処理をターゲットとしたマイクロプロセッサで、ルネサス独自のDRP（Dynamically Reconfigurable Processor）を搭載することにより、画像のリアルタイム処理を低消費電力で実現することが可能。画像処理性能は既存製品「RZ/A1」の10倍を誇る。
ルネサスのDRPは回路構成を動的に変更できるプログラマブルなハードウェアで、「RZ/A2M」のオプションとして入力画像の高速処理用に用意される。「RZ/A2M」には、4MBのRAMが搭載されており、MIPI CSI-2 インタフェース、イーサネットコントローラ×2チャンネル、暗号ハードウェアアクセラレータなども備えている。
※画像はルネサスWeb上のデータ
ルネサスは「RZ/A2M」のサンプル出荷を開始しており、2019年Q1から量産開始の予定。
2018.10.02
2018年10月1日、米ESD Allianceは、2018年度第2四半期（4月-6月）の世界EDA売上報告を発表した。
ESD Allianceの発表によると、2018年Q2（4-6月）の世界のEDA売上総額は前年比約8.2%増の23億8980万ドルで、Q2の売上記録を更新した。
2018年Q2のEDA売上をカテゴリ別に見ると、CAE分野とPCB分野がそれぞれ前年比21.1％、18.5％増と大きく伸びた。その一方でIP分野とサービス分野がともに前年実績を割り込んだ。IP分野の売上が前年実績を割り込むのは恐らく統計開始以降初めて。
2018年Q2のEDA売上を地域別に見ると、市場シェア2位のアジアその他地域のみ前年実績を割り込む結果。北米、欧州、日本市場は全て前年比10％台の成長を見せた。日本市場の売上については円ベースで換算すると前年比約11.1％増で267億6900万円程度となる。
2018年Q2時点でのEDA業界の従業員数は前年比9％増の41,706人で過去最高記録を更新した。
2018年Q2の分野別の売上と昨年同時期との比較は以下の通り。
■CAE分野 8億1990万ドル 21.1％Up
■IC Physical Design & Verification分野 4億6690万ドル 7.5％Up
■IP分野 7億6870万ドル 3.1％Down
■サービス分野 1億300万ドル 5.4％Down
■PCB/MCM分野 2億3150万ドル 18.5％Up
2018年Q2の地域別の売上と昨年同時期との比較は以下の通り。
■北米 10億9770万ドル 11.3％Up
■欧州 3億5570万ドル 13.0％Up
■日本 2億4540万ドル 13.2％Up
■アジアその他地域 6億9100万ドル 0.1％Down
2018.10.02
2018年10月1日、米SIA（Semiconductor Industry Association）は、2018年7月の世界半導体売上（3ヶ月移動平均）を発表した。
SIAの報告によると、2018年8月の世界半導体売上は前年同月比14.9％増、前月比1.7％増の401.6億ドルで単月売上の過去最高記録を更新した。単月売上が400億ドルを超えるのは史上初。単月売上が前年実績を上回るのはこれで24ヶ月連続。半導体市場は活況を継続しているが、単月ベースの成長率は徐々に緩やかになってきている。
2018年8月の世界半導体市場を地域別の売上で見ると、7月同様、対前年比の成長率トップは中国市場で2位は北米市場。欧州市場は日本市場も前年比ではプラスだったが、前月比ではともにマイナスだった。
日本市場の売上は前年比8.4％増、前月比0.1％減の33.9億ドル。売上を円ベースで換算すると前年比約9.4％増の約3764億円で前月比約0.4％減となる。
2018.10.02
2018年10月1日、Armはサンノゼで開催中のXilinx Developer ForumにてXilinxとの新たな提携を発表した。
発表によるとArmはXilinxとの新たな提携により、Arm DesignStartプログラムを通じてARM Cortex-MプロセッサをXilinxのFPGAに提供。XilinxのFPGAユーザーは、ライセンス費用もロイヤリティも支払うこと無く、無料でArmの「Cortex-M1」および「Co-tex-M3」プロセッサを利用する事が可能になる。（※Cortex-M1プロセッサはFPGAに最適化されたCortex-M0プロセッサ）
2018.09.28
2018年9月27日、Armは機能安全プログラム「Safety Ready」と自動運転対応の新型プロセッサ「Arm Cortex-A76AE」を発表した。
機能安全プログラム「Safety Ready」は、機能安全の実装を容易かつ低コストにすることを目的にArmが顧客向けに用意したもので、機能安全規格ISO 26262とIEC 61508に対応する一元管理されたソフトウェア、ツール、コンポーネントなどをArm製品のユーザーに提供する。既存のArm製品だけでなく、今後リリースされるArm製品もその対象となっており、車載システムに向けたArm製品の更なる利用推進を狙っている。
「Arm Cortex-A76AE」は、車載用に独自設計された7nmプロセスをターゲットとしたプロセッサで、車載要件に応える安全機能として「Split-Lock機能」を搭載。同機能によりSoC内のCPUクラスタを「スプリットモード」で構成し、かつCPUクラスタ内のCPUをロックステップ方式で実行することができる。また「Arm Cortex-A76AE」は、車載向けに電力効率/低消費電力化の面でも優れた性能を発揮するという。
※画像はArm web上のデータ
なお「Cortex-A76AE」のAEとは、「Automotive Enhanced」の略で今後も製品名にAEを冠したプロセッサがリリースされる予定。Armの公開したロードマップによると、AEシリーズ・プロセッサの第二弾として、「Helios-AE」および「Hercules-AE」が2019年以降に製品化される計画となっている。
2018.09.27
2018年9月26日、IC Insightsの記事：
中国の半導体ファウンドリによる売上高は今年前年比51％増と大きく伸び、約112億ドルに到達する。この売上高は北米に次ぐ第二位で、台湾を含むアジアその他地域の売上を初めて上回る。中国の半導体ファウンドリの市場シェアは5ポイント上がり19％となる。今年の世界半導体ファウンドリ市場の成長率は8％で金額にして42億ドル増。その90％は中国市場における売上増となる。
半導体ファウンドリ最大手TSMCの中国向けの売上高は、前年比79％増の67億ドルになる見通しで、TSMCの今年の売上増加は実質的に中国によるもの。TSMCの全売上に占める中国市場のシェアは2016年の9％から今年は19％に倍増する。
2018.09.26
2018年9月25日、ルネサスエレクトロニクスは中国IT最大手Alibabaの子会社Alibaba Cloudとの戦略的提携を発表した。
ルネサスの発表によるとAlibaba Cloudとの提携による具体的な動きは大きく下記3つ。
１．AlibabaのIoT向け独自RTOS「AliOS Things」を「RX65N」、「RX651」マイコンがサポート
RX65N、RX651を搭載したIoTデバイスを容易にAlibaba Cloudに接続可能に。
２．中国最大のネットモール「Tmall」にルネサスのフラッグシップ・ショップを公式オープン
汎用の半導体製品に加えて、AliOS Thingsのマイコンやボードなど関連製品も販売。
３．AlibabaのIoTエコシステムに参加
Alibaba Cloud UniversityとICA（IoT Connectivity Alliance）に参画。
2018.09.26
2018年9月25日、DigiTimesの記事：
2018年Q4にはデスクトップCPU市場におけるAMDのシェアが30％に到達する見込み。
AMDはGPU、サーバCPU、デスクトップCPUの製造でTSMCの7nmプロセスを利用する方針を決定。これによりAMDの株価は上昇。更にプロセス移行の遅れに伴うIntelのCPU供給不足がPCベンダによるAMD製CPUの採用に繋がり、この8月下旬にAMDの株価は12年ぶりの高値を記録した。
サーバーCPU市場においてもAMDのEPYC 7000シリーズが順調に売れており、2018年末までに市場シェア5％を獲得する事が期待されている。（サーバーCPU市場はIntelが99％のシェアを持つ）AMDは最新のEPYCプロセッサ（Zen2アーキテクチャ採用）をTSMCの7nmプロセスで2019年に量産する予定。
2018.09.25
2018年9月20日、CadenceはAIアプリケーション向けの推論アクセラレーターの新製品「Tensilica DNA 100 Processor IP」を発表した。
新製品「Tensilica DNA 100 Processor IP」は、既存製品「Tensilica® Vision C5 DSP」の後継となる新型の推論アクセラレーターで、演算リソースの中心となるMAC（積和演算器）数は最大12,000個（8-bit x 8-bit）、アプリケーションに必要な演算性能に応じて500?12,000個の間でMAC数の構成を変更することが可能。また、「Tensilica DNA 100」を複数個利用することで数100TMACまで演算性能をスケールアップできる。（「Tensilica® Vision C5 DSP」のMAC数は最大1024個）
Cadenceによると、「Tensilica DNA 100」には「スパース・コンピュート・エンジン」と呼ぶハードウェア・エンジンが搭載されており、ニューラルネットワークのスパース状態を利用して不必要なMACリソースの消費を削減する事が可能。これにより電力効率の向上と演算量の削減を実現できる。Cadenceは同程度のMACアレイサイズを持つ他のソリューションと「Tensilica DNA 100」を比較すると、パフォーマンスで最大4.7倍、1ワットあたりのパフォーマンスで最大2.3倍、「Tensilica DNA 100」の方が優れていると説明。また、4K MAC構成、16nmプロセス実装時のResNet 50のスループット最大2,550fps、電力効率最大3.4TMAC/W という性能指標を紹介している。
なおCadenceによると、「Tensilica DNA 100」は広範なニューラルネットワークとCaffe、TensorFlow、TensorFlow Liteなどのディープラーニング・フレームワーク、ANN (Android Neural Network) APIに対応しており、推論アクセラレーターとしてニューラルネットワークのすべての層を実行することが可能。今後サポートが必要となる新しいニューラルネットワークに対しては内蔵するDSPで対応する。
「Tensilica DNA 100」は、2018年12月に特定顧客向けにリリース。2019年Q1に一般向け販売を開始する予定。
2018.09.25
2018年9月20日、SEMIは2018年8月の北米製装置(輸出を含む)の販売高速報値を発表した
8月の北米製半導体製造装置の販売額は前年比2.5％増の22億3660万ドル。前月比では6％のマイナスだった。販売額の対前月比減は3ヶ月連続。装置需要の後退が明確になってきている。
2018.09.25
2018年9月20日、日本半導体製造装置協会は2018年8月の半導体製造装置速報値を発表した。
発表によると2018年8月の日本製装置(輸出を含む)の販売高は、前月比3.9％減、前年同月比11.9%増の1814億5000万円だった。メモリを中心に半導体需要の減速が予測されているが、その影響が徐々に装置売上額に現れ出している。
2018.09.21
2018年9月18日、Synopsysは、AIチップベンチャーGraphcoreによる事例を発表した。
Graphcoreは英国のAIチップベンチャーで、投資家から業界最多レベルの計1.1億ドルを集めている事で有名。IPU（Intelligent Processing Unit）と呼ぶ大量のプロセッサと大容量SRAMから成る、235億トランジスタのSoC「Colossus」を開発している。「Colossus」はサーバー向けのSoCでディープラーニングの学習および推論での利用が想定されており、その演算性能は最大180TOPS（tera operations per second）以上と公称されている。
Graphcoreは、大量のプロセッサにより配置配線の困難な「Colossus」の設計をSynopsysのツール環境を利用する事で成功させた。
AIチップの世界では、EDA環境そしてインターコネクトIPとしてNetSpeed社のソリューションが注目を集めていたが、その技術は先日Intelによって買収された。
2018.09.21
2018年9月20日、ルネサスエレクトロニクスは半導体IPライセンスの拡販開始を発表した。
ルネサスによると、IPライセンスの拡販第一弾として提供されるのは、RX,SHなどCPUコア、モータ用タイマIP、USBコア、SRAMなど計40種類以上。IPライセンスの提供と合わせて知見を活かしたテクニカルサポートも開始する。
※画像はルネサスWeb上のデータ
ルネサスの半導体IPを活用することで、各種カスタムLSIの開発を効率化できるほか、FPGAを用いたソフトウェアの早期開発や製品開発なども可能となる。
ルネサスは2025年に100億円以上のIPライセンス売り上げを目指している。
2018.09.21
2018年9月20日、Market Watchの記事：
Amazonは電子機器メーカーに音声アシスタントAlexaに対応した半導体チップを提供する。同チップによりあらゆる家電の音声操作が可能となり、消費者データも収集できる。チップの価格は数ドル程度。AmazonはAlexa対応チップの供給によりスマートホームの支配をもくろむ。
2018.09.20
2018年9月18日、Fudzillaの記事：
Alibabaは半導体チップに特化した子会社を設立し、AI推論チップと組込みプロセッサを自社開発する。AI推論チップは2019年後半までに完成を目指す。
この動きは半導体自給率の向上を推進する中国の政策と一致するもの。AlibabaのトップJack Maは、チップ輸入の米国への過剰依存は避けるべきとコメントしている。
Alibabaは今年、中国のマイクロチップメーカーHangzhou C-SKY Microsystemsを買収している。
2018.09.20
2018年9月18日、グラフィックスIPを手掛ける日本のIPベンダ、ディジタルメディアプロフェッショナル（DMP）は、組込み機器向けのエッジAI FPGAモジュール「ZIA™ C2」と「ZIA™ C3」の発売を発表した。
「ZIA™ C2」と「ZIA™ C3」にはそれぞれIntelとXilinxのSoC（CPU搭載FPGA）が搭載されており、Deep Learningの推論処理に特化したDMP製AIプロセッサ「DV700」が組み込まれている。
「DV700」は性能やサイズを最適化できるコンフィギュラブルIPで、エッジ側のアプリケーションに応じて最適な推論処理性能を低消費電力かつ小サイズで実現可能。推論向けにCNN、RNN、LSTM、GoogLeNetなどの主要ニューラルネットワーク、8bit weight compression、FP16などをサポートする。
※画像はDMP社Web上のデータ
「ZIA™ C2」および「ZIA™ C3」のターゲットは、FA、物流における自立ロボット、農機/建機など産業車両の自動運転、防犯、小売り、発電、医療などでのリアルタイム・データ解析など。ソフトウェアツールを含む開発キットは両製品ともに198,000円で販売される。（予約受付中、11月末より出荷開始予定）
2018.09.20
2018年9月18日、グラフィックスIPを手掛ける日本のIPベンダ、ディジタルメディアプロフェッショナル（DMP）は、組込み機器向けのエッジAI FPGAモジュール「ZIA™ C2」と「ZIA™ C3」の発売を発表した。
「ZIA™ C2」と「ZIA™ C3」にはそれぞれIntelとXilinxのSoC（CPU搭載FPGA）が搭載されており、Deep Learningの推論処理に特化したDMP製AIプロセッサ「DV700」が組み込まれている。
「DV700」は性能やサイズを最適化できるコンフィギュラブルIPで、エッジ側のアプリケーションに応じて最適な推論処理性能を低消費電力かつ小サイズで実現可能。推論向けにCNN、RNN、LSTM、GoogLeNetなどの主要ニューラルネットワーク、8bit weight compression、FP16などをサポートする。
※画像はDMP社Web上のデータ
「ZIA™ C2」および「ZIA™ C3」のターゲットは、FA、物流における自立ロボット、農機/建機など産業車両の自動運転、防犯、小売り、発電、医療などでのリアルタイム・データ解析など。ソフトウェアツールを含む開発キットは両製品ともに198,000円で販売される。（予約受付中、11月末より出荷開始予定）
2018.09.13
2018年9月12日、パシフィコ横浜でDesign Solution Forum 2018が開催された。
今年の最優秀エンジニア講演賞は東京工業大学 准教授 中原 啓貴氏が獲得。
講演タイトルは「低ビット化と枝刈りを同時に行う３状態ディープラーニングとその設計法」立ち見の出る盛況ぶりだった。同氏の受賞は2年連続。
なお、最優秀スポンサー講演賞を受賞したのは日本電気株式会社の若林 一敏氏。
講演タイトルは「CNNを高位合成を用いて小規模FPGAに搭載する技法」。
※Design Solution Forum 2018の様子は後日レポートする予定です。
2018.09.11
2018年9月10日、IntelはインターコネクトIPを手掛けるNetSpeed Systemsを買収した事を発表した。
NetSpeed Systemsはサンノゼに本拠を置く2011年設立のIPベンダで、インターコネクトを含めたチップのアーキテクチャと物理設計を最適化するAI機能を用いたツール環境を提供している。ユーザーは同ツール環境を用いる事でコンフィギュラブルなインターコネクトを合成できる。
同社はインターコネクトIPを提供するベンダとしては後発といえるが、昨今車載用チップやAIチップなどで採用が相次いでおり、大規模かつ複雑な先端SoC設計の分野で顧客と実績を増やしていた。
Intelは元々NetSpeed Systemsに出資しており、今回の買収によりNetSpeed SystemsはIntelのSilicon Engineering Groupの一部として取り込まれる。
2018.09.11
2018年9月11日、DigiTimesの記事：
Intelは、エントリーレベルのデスクトッププロセッサーなど一部の14nmチップの生産をTSMCに委託する計画。TSMCへの委託は今回が初めてではなく、Intelは既にSoFIAシリーズのSoCチップとFPGA製品の製造をTSMCに委託している。自社のFabではサーバー用プロセッサーほか上級製品の生産を優先する。Intelの見立てでは14nmチップの供給はニーズの半分以下に留まっている。次の10nmプロセスへの移行が遅れている中で、14nmチップの製造能力を増強できない状況が外部のFabを頼る原因となっている。当初2016年を予定していた10nmプロセスの始動は2019年Q4まで計画が伸びており、この状況が続くと14nmプロセスはIntel史上最も長いプロセス技術となる。
2018.09.07
2018年9月6日、ハードウェア設計言語・技術の標準化団体米Accellera Systems Inisiativeは、「IP Security Assurance Working Group」の立ち上げを発表した。
発表によると「IP Security Assurance Working Group」のミッションは、IPの開発と提供におけるセキュリティ保証の標準規格化で、通常ブラックボックスとして扱われるサードパーティ製のIPのセキュリティ面での利用リスクを減らす事を目指している。
Intel社のBrent Sherman氏が「IP Security Assurance Working Group」のチェアを務め（バイスチェアはSynopsys Mike Borza氏）、2018年10月2日に第1回会合が開催される予定。
2018.09.06
2018年9月5日、米SIA（Semiconductor Industry Association）は、2018年7月の世界半導体売上（3ヶ月移動平均）を発表した。
SIAの報告によると、2018年7月の世界半導体売上は前年同月比17.4％増、前月比0.45％増の394.9億ドルで単月売上の過去最高記録を更新した。単月売上が前年実績を上回るのはこれで24ヶ月連続。半導体市場は丸2年右肩上がりの成長を継続している。
2018年7月の世界半導体市場を地域別の売上で見ると、好調な中国市場が前年比29.4％増と成長率トップ、北米市場が前年比20.7％増とこれに続いた。前月比では中国、北米ともに微増で欧州、日本はマイナスだった。
日本市場の売上は前年比11.5％増、前月比0.1％減の33.9億ドル。売上を円ベースで換算すると前年比約10.5％増の約3777億円で前月比約1.2％増となる。
2018.09.05
2018年9月4日、SEMIは中国の半導体フロントエンド・ファブの製造キャパシティに関するレポートを発表した。
発表によると中国のウエハ製造キャパシティは今年世界シェア16％に到達。引き続き投資が継続され2020年終わりには世界シェア20％に達すると予測されている。
中国半導体業界においてIC設計が2年連続で最大セクタとなっており、2017年には319億ドルの収益を達成している。2014年以降開始された中国政府による半導体産業への投資基金は215億ドル以上で、今後更に230-300億ドルの投資が計画されている。
2018.08.30
2018年8月29日、フォーマル検証ツールを手掛ける米OneSpin Solutionsは、日立製作所による採用事例を発表した。
発表によると日立製作所は、産業設備向け機能安全コントローラ「vCOSS S-zero」の開発でOneSpinの提供する等価性検証ツール「360 EC-FPGA」および「360 EC-RTL」を活用。「vCOSS S-zero」とその開発プロセスについて機能安全規格IEC 61508の認証を取得した。
「360 EC-FPGA」はFPGA向けのツールで、RTLコードと合成ネットリストとの機能等価性をゲートレベル・シミュレーションよりも効率的に検証することが可能。合成や配置配線など、実装設計の段階で発生する体系的エラーを検知しデバッグするのに役立つ。同ツールは、認証機関 TÜV SÜD によって、IEC 61508および派生機能安全基準の定める最も厳格なツール認定基準を満たしていることが認証されており、顧客向けに「Tool Qualification Kit」も用意している。
日立製作所は、機能安全コントローラ「vCOSS S-zero」のIEC 61508 認証取得にあたり、OneSpinの「360 EC-FPGA」および「360 EC-RTL」を使った等価性検証は不可欠だったとコメント。「vCOSS S-zero」はIEC 61508 SIL 3、設計開発プロセスはIEC 61508の最高レベルであるSIL 4に準拠していることがTÜV Rheinland Industrie Serviceによって認証されたという。
2018.08.29
2018年8月28日、Synopsysは、フォーマル検証ツール「VC Formal」の新機能「リグレッション・モード・アクセラレータ（RMA：Regression Mode Accelerator）」を発表した。
Synopsysによると「VC Formal」の新機能RMAは最先端のマシンラーニング技術を応用したもので、そのメカニズムは明らかにされていないが、フォーマル・プロパティ検証のスピードを10倍高速化することが可能。これによりデザイン改変後の形式的証明をより短期間で収束できるほか、リグレッション・テストに必要なコンピューティング・リソースの削減、フォーマル検証の適用ケースの拡大といったメリットを享受できるという。
Regression Mode Acceleratorを搭載したVC Formal 2018.09バージョンは、2018年9月から提供開始の予定。
2018.08.29
2018年8月28日、IC Insightsの記事：
調査会社IC Insightsのレポートによると、今年の半導体業界の設備投資額は前年比9％増で過去最高の1,020億ドルに到達する見通し。うち53％の540億ドルはメモリ向けの投資となり、設備投資額が最も多いのはフラッシュ・メモリで311億ドル。設備投資額の伸び率が最も高いのはDRAMで前年比41％増となる。
2018.08.29
2018年8月28日、Daily Biz Reportの記事：
調査会社Research Mentor社の調査レポートによると、世界のFPGA市場は2017年に57億2000万ドルを記録し、2023年には93億5000万ドル、2018年-2023年には平均成長率8.54％を達成する見込みだという。FPGA市場は長らく40億ドル前後で市場規模が推移していたが、IntelがAlteraを買収した2015年頃から市場が大きく活性化。この2年で一気に売上50億ドル台を突破した。
2018.08.28
2018年8月27日、GLOBALFOUNDRIESは、7nm FinFET開発プログラムの無期限保留を発表した。
GLOBALFOUNDRIESは、技術ポートフォリオの改革という大義の下で7nm FinFET開発プログラムの無期限保留を決定し、7nmを超えるテクノロジー・ノードを追求する計画を全て打ち切った。これに伴い人員削減も実施される計画で、一部の報道によると5％の人員削減が予定されているという話。今回の決定により先端プロセスの開発リソースは14/12nm FinFETプラットフォームにシフトされ、RF、組込みメモリ、ローパワー技術などの開発に充てられる。またGLOBALFOUNDRIESは、ファウンドリー事業と分離した形でASIC事業を行う子会社を設立しており、先端プロセス向けのASIC設計サービスは子会社が継続して行う。
GLOBALFOUNDRIESが7nmプロセスの開発を断念した背景には、先端プロセスを求めるユーザーの減少と先端プロセス開発に伴う出費の拡大がある。GLOBALFOUNDRIESの脱落により、7nm/10nmプロセスを提供するファウンドリは、Intel、Samsung、TSMCの3社のみとなる。
2018.08.27
2018年8月24日、DigiTimesの記事：
Digimimes Researchによると、複数の半導体ベンダが2018年Q4にモバイル向けの7nmアプリケーション・プロセッサの量産出荷を開始する予定。Huaweiの子会社HiSiliconも新型の7nm SoC「Kirin 980」の量産を始める。2018年Q4には7nmチップが全体の18％を超え、10nm台のチップの出荷数を上回る見通し。
HiSiliconの「Kirin 980」はTSMC 7nm FinFETプロセスで製造。Cortex-A77コアを4個、Cortex-A55を4個、24コアのMali-G72 GPU、LPDDR4X DRAMを搭載。AIおよび機械学習機能を提供する「NPU」は第2世代に刷新される。当初「Kirin 980」にはHiSiliconの内製GPUが搭載されると噂されていた。
2018.08.24
2018年8月23日、SEMIは2018年7月の北米製装置(輸出を含む)の販売高速報値を発表した。
7月の北米製半導体製造装置の販売額は前年比4.1％増の23億6310万ドル。前月比では5％のマイナスだった。販売額20億ドル超えは17ヶ月連続。
2018.08.24
2018年8月20日、日本半導体製造装置協会は2018年7月の半導体製造装置速報値を発表した。
発表によると2018年7月の日本製装置(輸出を含む)の販売高は、前月比5.6％増、前年同月比16.8%増の1888億4300万円だった。前月（6月）は売上高が大きく落ち込んだが7月は若干持ち直した。
2018.08.24
2018年8月16日、DigiTimesの記事：
業界筋の情報によると、Cadenceは9月に中国南京に子会社を設立する予定。子会社は現地でのIPサービスの提供に専念。子会社設立にあたり他社からの出資を受ける可能性もある。南京にはTSMCの12インチウエハ工場とデザインセンターがあり、中国Tsinghua Unigroupがメモリ工場を建設する予定。Synopsysも南京での事業展開の計画を明らかにしている。
2018.08.24
2018年8月22日、Synopsysは、2018会計年度第3四半期（18年5-7月）の四半期決算を報告した。
発表によると、Synopsysの2018会計年度Q3の売上は、前年同時期比約12.1％増、前Q1比0.3％増の7億7970万ドルで同社の四半期売上記録を更新した。四半期売上記録の更新はこれで3四半期連続となる。営業利益は前年比32％減の7940万ドルを計上した。（※GAAP基準による会計結果）
Synopsysは次の2018会計年度Q4（18年8月-10月）の売上を7億7400-8億400万ドルと予測している。
2018.08.24
2018年8月22日、市場調査会社IHSは2018年Q2（4-6月）の世界半導体市場の統計を発表した。
IHSによると、2018年Q2（4-6月）の世界半導体市場はQ1比4.4％増の1,208億ドルで過去最高を記録した。うちメモリの売上は420億ドルで、その恩恵に預かるSamsungは企業別売上ランキング首位で半導体市場のシェア15.9％を獲得した。2位のIntelはシェア13.9％。Q1売上に対する成長率では、メモリよりも各種マイクロコンポーネントの成長率がわずかに上回った。
ちなみにSIAの統計では2018年Q2（4-6月）の売上は1,156億ドルとなっている。
2018.08.23
2018年8月20日、オープンソースのISA「RISC-V」ベースのプロセッサIPを手掛ける米SiFiveは、RISC-VとNVDLAをベースとしたオープンソースのSoC開発プラットフォームを発表した。
発表によるとSiFiveが発表したSoC開発プラットフォームは、SiFiveのRISC-V processor「Freedom U540」と、NVIDIAのオープンソースのディープラーニング・アクセラレータ「NVDLA（NVIDIA Deep Learning Accelerator）」を組み合わせたもので、エッジデバイス向けのディープラーニング推論アプリケーションの開発をターゲットとしている。SiFiveは先ごろ開催れたHot Chipsで同プラットフォームのデモを実施。同社のプラットフォームを利用すればSoC開発に伴うIPコストを大幅に削減できるようになる。
なお、NVIDIAは今年3月、ディープラーニング・アクセラレータ「NVDLA」の普及に向けてArmとの提携を発表している。
