ホーム > HOT TOPIX

HOT TOPIX

2024.07.24
仕様書の自動生成ツールは工数削減以外にも様々な可能性、リコーによるツール試行結果
2023.11.27
10周年記念を迎えた Design Solution Forum 2023 フォトレポート
2023.07.28
CadenceLIVE Japan 2023参加レポート（２）、ルネサス、キヤノンによるAIツール活用設計の事例
2023.07.21
CadenceLIVE Japan 2023参加レポート（１）、RTL設計の次世代新製品「Joules RTL Design Studio」発表
2022.07.15
30年来変わらぬオーディオ製品の開発手法にイノベーションを〜DSP Concepts社ウェビナーレポート
2021.11.18
Design Solution Forum 2021 開催レポート
2021.02.19
オンライン併催で登録者数過去最高、Design Solution Forum 2020 フォトレポート
2020.04.09
【DSF2019】ソシオネクストの元プロセッサ開発者が語ったSoC開発とコンピューティングの今後
2019.12.11
画像認識のFPGA実装で性能を競う！経産省/NEDOらが懸賞金付きAIエッジコンテスト開催
2019.10.23
SNUG Japan 2019 空飛ぶクルマの実現を目指すカプリンスキー真紀さんの基調講演
2019.10.15
過去最大規模で賑わったDesign Solution Forum 2019 フォトレポート
2019.08.01
「こんなツールを探してた」富士通、5G向けベースバンド開発をSilexicaの「SLX」で大幅改善
2019.06.24
単なるIPベンダではなくチップ開発のゲームチェンジャーを目指すSiFive
2019.04.09
AIチップの開発は高位合成で効率化、Mentor「Catapult」によるAIチップ開発事例※訂正あり
2019.03.25
オートモーティブ開発も「Shift Left」を強調するSynopsys
2019.01.17
Silexica、最新版SLXをリリース│業界初FPGAのHW/SW分割機能を搭載
2018.08.07
【CDNLive Japan】Cadenceのツールでプロセッサー開発の効率化に成功したNSITEXE
2018.08.01
【CDNLive Japan】AIとCloudでチップ設計の変革を進めるCadence
2018.07.30
連載：テスト生成と再利用性を高めるポータブル・スティミュラスその４
2018.07.19
連載：テスト生成と再利用性を高めるポータブル・スティミュラスその３
2018.06.16
【SNUG Japan 2018】Synopsysのマシンラーニング・ベース検証の話
2018.06.16
【SNUG Japan 2018】先端プロセスデザインの強みとAIベース設計への挑戦：Synopsysのキーノート
2018.05.29
仮想環境「Vista」を使ってファジングテスト-Mentor Forum 2018 セミナーレポート
2017.10.16
Design Solution Forum 2017 フォト・レポート
2017.10.04
Mentor Forum 2017 AlchipがHPCチップの大幅パワー削減に成功した訳
2017.10.03
Mentor Forum 2017 高位合成ツール業界No1を自負する「Catapult」の最新事例
2017.09.27
SNUG Japan 2017 HAPSを用いて3時間要するシミュレーションを10分で完了：コニカミノルタの事例
2017.09.22
SNUG Japan 2017 キーノート：Smart, Secure Everything from Silicon to Software
2017.09.21
マルチコア向けSW開発、パワー解析、検証IP、UVMコード生成、イマドキなツールを集めるネクストリーム社
2017.02.09
連載：テスト生成と再利用性を高めるポータブル・スティミュラスその２
2016.12.07
連載：テスト生成と再利用性を高めるポータブル・スティミュラス
2016.10.17
Design Solution Forum 2016 フォト・レポート
2016.08.24
16nmFFデザインの消費電力を確実に15％削減するGUCの最先端ローパワー設計フローとは？
2015.10.07
DSF2015で元エルピーダ社長坂本氏が語った次に生き残る半導体メーカーは
2015.09.25
JSNUGレポートその2：エミュレータ「ZeBu」にデジカメSoCを2面実装‐ニコン
2015.09.24
JSNUGレポートその1：Design Compilerリタイミング機能の賢い使い方‐カシオ計算機
2015.03.19
トランザクタ-FPGAベース・プロトタイプの役割を拡大：S2C
2014.12.16
MentorのIESF 2014でデンソーが語った「三方よし」を目指すPCB設計環境への取り組み
2014.12.11
FPGAベースプロトタイピング：少額の予算で大規模設計？：S2C
2014.10.08
【DSF2014】SystemVerilogハッカソンの成果物公開のお知らせ
2014.06.27
【SCJ2014】三菱電機、アルゴリズム開発者がHEVC符号化を高位合成だけで回路実装できた訳
2014.06.26
【SCJ2014】富士通マイクロソリューションズ、フリーツールを活用してSystemC開発を効率化
2014.05.29
【51DAC】6/1よりサンフランシスコで第51回Design Automation Conference開催
2014.02.14
Low LatencyならFPGA+高位合成、制御回路こそ高位合成、CWB生みの親NEC若林氏が語る※補足訂正あり
2014.02.11
システム-モデリングを用いたAMBA AHBとAXIバスの比較-Mirabilis Design
2013.12.30
2013年のEDA業界を振り返る、今年の話題7選
2013.10.02
【Verify2013】ルネサス、マイコン開発でのIP組み合わせ検証でフォーマル検証を活用
2013.06.27
SystemC Japan 2013ユーザー事例講演、DSP設計に高位合成を適用したルネサス
2013.06.26
SystemC Japan 2013ユーザー事例講演、リコーにおける仕様の一元管理手法
2013.06.12
【DAC50】第50回Design Automation Conference-今年のDACは。。