CadenceがRTL生成エージェントを発表、仕様からPPA最適化までAIによる自動設計が可能に

2026年9月22日、Cadenceは、Agentic AIベースの半導体設計プラットフォーム「Cadence ChipStack AI Super Agent」に、新たに「RTL Generation Agent」を追加すると発表した。

発表によると、「RTL Generation Agent」は、自然言語で記述された仕様からRTLを生成するだけでなく、生成したRTLを解析し、PPA（Power、Performance、Area）を考慮しながら自動的に改善することが可能。さらに自然言語による指示を通じて、Agentが既存のRTLを解析し、新たなアーキテクチャ要件や機能要求、PPA目標などに合わせてRTLを変更することもできるという。

Cadenceによれば、初期評価では、一般的な汎用LLMによるコード生成と比較して、機能的に正しいRTLを100％維持しながら、平均で面積を24％、消費電力を18％削減したとしている。

わずか10カ月ほどで「検証AI」から「完全自律型バーチャルエンジニア」へ

Cadenceは2025年11月、チップ検証向けAgentic AIを開発していたChipStackを買収した。ChipStackは以前からCadenceのXceliumやJasperなどと連携し、テスト計画、テスト生成、デバッグなどの自動化を進めていた。

2026年2月には「ChipStack AI Super Agent」を正式発表。RTLやテストベンチの生成、Verification Planの作成、Regression、Debug、Bug Fixなどを複数のAgentが連携して自律実行する環境へと発展し、Cadenceは最大10倍の生産性向上をうたっている。

さらに2026年4月には、ChipStackを中心としたAgentic AIのコンセプトを、設計分野ごとのSuper Agent群へと拡張した。

ChipStack：RTL設計／Verification
InnoStack：Digital Implementation／Signoff
ViraStack：Custom／Analog
AgentStack：各Agentを統括する上位Orchestrator

2026年6月にはChipStackを「Level-5 autonomy」へと拡張し、AI自身が途中結果を評価しながら次のアクションを決定する「Fully Autonomous Virtual Engineer」というコンセプトまで打ち出した。

NVIDIAでの評価では、XceliumとJasperを利用したRTL検証において、従来約5週間を要していた検証ループを1日未満へ短縮したとしている。

そして今回の「RTL Generation Agent」の発表により、Agentの活動領域は検証中心から、RTLそのものの生成とPPA最適化へ本格的に広がったことになる。わずか1年未満でソリューションをここまでツールを進化させたCadenceのスピードは、Agentic EDAの製品としての重要度と進化の速さを象徴するものと言えるだろう。

仕様からRTL生成、さらにPPA改善まで

新しい「RTL Generation Agent」は、高レベルの設計仕様を入力としてRTLを生成し、さらにCadenceのEDA技術を利用して、そのRTLを評価・改善する。

同じ機能を実現するRTLでも、記述方法やアーキテクチャ、パイプライン構成などによって、合成後の面積や動作周波数、消費電力は大きく変わる。

つまり、LLMがSystemVerilogを正しく記述できることと、実際に優れたシリコンにつながるRTLを生成できることは別の問題であり、Cadenceはこのギャップを「RTL Generation Agent」と自社EDAツールとのフィードバック・ループによって埋めようとしている。

これは、LLMを単独でEDAに利用するアプローチとの重要な違いであり、IPの再利用や既存SoCの派生開発などにおいても大きな意味を持ちそうだ。

なお、「ChipStack AI Super Agent」には設計意図や階層構造、各ブロック間の関係などを構造化して保持する「Mental Model」という仕組みが組み込まれている。

複数のAgentがこの共通情報を利用し、RTL生成、テストベンチ生成、リグレッション、デバッグなどを協調して実行する。このアプローチがCadenceのAgentic EDAソリューションの肝であり、「RTL Generation Agent」による仕様からのRTL生成、さらにPPA改善までの反復ループにも活用される。

Cadenceの狙いは「LLM」ではなく「EDAとのクローズド・ループ」

もう一つ、CadenceのAgentic EDAソリューションで注目すべき点は、LLMそのものを競争力の中心に据えていないことだ。

ChipStackはNVIDIA Nemotronなどのオープンモデルに加え、OpenAIのモデルやGoogle Geminiなど、複数のLLMを利用できる設計になっている。CadenceとGoogleは2026年4月、GeminiとChipStackの統合強化も発表している。

つまりCadenceが実現しようとしているのは、「最も賢いチップ設計向けLLM」を作ることではなく、Agentを介してLLMとEDAツールを反復実行させる、高度な設計ループの確立だ。

ChipStack共同創業者で、現在Cadence Distinguished Engineerを務めるHamid Shojaei氏は、信頼できる設計Agentを構築する上で重要なのはモデルそのものではなく、下位のEDAツールから得られるフィードバックの品質である、という趣旨の説明をしている。

AIが設計案を生成し、EDAツールが実際の設計結果を返し、その結果をAIが解析して再び設計を修正する。Cadenceは、この「Closed-loop Engineering」こそが、Agentic AI時代におけるEDAベンダーの競争力になるとの考えを自社ブログでも示している。

こうした考え方はEDA業界全体でも広がりつつあり、大手、新興を問わず、Agentic EDAソリューションは同様の方向へと進み始めていると言えるだろう。

Hondaが次世代SoC開発で評価

Cadenceによると、今回発表した「RTL Generation Agent」は、ホンダの研究開発部門がすでに先行評価を進めているという。

ホンダは以前からAIを用いたSoC開発手法でCadenceと強力なパートナーシップを結んでおり、SDV向けの先進SoC開発にCadenceのAgentic EDAの活用を検討している。「RTL Generation Agent」についても仕様からRTL開発までのフローに組み込む構えのようで、今後の成果発表に期待したいところだ。

「RTLを書くAI」より「RTLを改善できるAI」が重要

今回の「RTL Generation Agent」の発表が示すように、生成AIによってRTLを書くこと自体は、今後それほど珍しい技術ではなくなるだろう。

これから重要になってくるのは、「どれだけRTLを書けたか」ではなく、「生成したRTLからどのようなPPAを実現できたか」という評価軸になっていくはずだ。

Agentic EDAを用いた設計で本当に難しいのは、「生成した設計が正しいのか」「実装可能なのか」「PPA目標を満たしているのか」、そして「どこを、どのように修正すれば設計を改善できるのか」を判断し、設計を収束させていく部分にある。

そこまでを自律的に行うAIを「Virtual Design Engineer」とするならば、今回のCadenceの発表は、その境界線をさらに一段押し広げたものと言えそうだ。

なお、拡張されたChipStackおよびInnoStack AI Super Agentの機能は、2026年第4四半期から一部のEarly Access顧客向けに提供される予定となっている。

日本ケイデンス・デザイン・システムズ社

= EDA EXPRESS 菰田　浩 =
（2026.09.24 ）