CadenceLIVE Japan 2026レポート：ホンダがAIエージェントを評価、検証工数を60～70％削減する可能性

2026年7月17日、Cadenceは東京ミッドタウンでプライベートイベント「CadenceLIVE Japan 2026」を開催した。

イベントWebページ

ここでは、同イベントで株式会社本田技術研究所が発表した、RTL設計・検証向けエージェントAI「ChipStack AI Super Agent」の評価事例を紹介する。

「ChipStack AI Super Agent」は、Cadenceが2026年2月に発表した半導体設計向けのエージェントAIで、仕様の理解からRTL生成、検証プラン作成、テストベンチ生成、フォーマル検証、デバッグまで、複数の設計・検証工程をAIエージェントの連携によって支援する。

講演に登壇したのは、株式会社本田技術研究所 SDV研究開発センターの渡邊裕人氏。講演タイトルは「ホンダが挑むAIドリブン爆速SoC開発 ～仕様から設計・検証をつなぐSDV時代のSoC開発技術の変革～」だった。

内製SoC開発の短TAT化に向けてAIを評価

ホンダが「ChipStack AI Super Agent」の評価に着手した背景には、同社が進める内製SoC開発のTAT短縮がある。

ホンダは、小規模な画像処理回路を題材として、仕様書からRTL設計、検証までをAIで支援する開発フローを検証した。渡邊氏によると、高位合成を含む設計工程から検証までを「ChipStack AI Super Agent」上で一元的に動作させた事例は、ホンダが初めてだという。

主な評価内容と結果は以下の通り。

① RTLコード生成

最初に評価したのは、仕様書を入力として、高位合成用のSystemCコードとRTLコードを生成する機能である。

初回の試行では、人手で設計する部分とAIに任せる部分を切り分けたうえで、仕様書をもとにコードを生成させた。一定のコード生成能力は確認できたものの、期待する結果を得るには、仕様やプロンプトの与え方が大きく影響することが分かった。

そこで、ファイル構成、アルゴリズムの形式、人手で設計する回路とのインターフェース整合など、より詳細な条件をプロンプトに追加して再試行した。その結果、高位合成用の記述を含め、所望のコードを生成することができた。

RTL生成については、既存RTLをベースとしたリファインメントであれば、比較的品質の高いコードを生成できることを確認した。

ここで効果を発揮したのが、「ChipStack AI Super Agent」の特徴的な機能である「メンタルモデル」だ。メンタルモデルは、対象となるチップのアーキテクチャや仕様、設計構造をAIが理解するための内部モデルで、渡邊氏はRTL生成だけでなく、仕様の可視化やレビュー、仕様間の矛盾点の抽出にも活用できるとした。

渡邊氏はこの評価結果から、「ChipStack AI Super Agent」は、高位合成用コードの作成支援や既存RTL資産のリファインメントに高い有効性があるとしつつ、新規RTLの完全自動生成や大規模デザインへの適用については、まだ改善の余地があるとした。

② 検証プランとテストベンチの生成

次に、仕様書をもとにダイナミック検証用のテストプランを生成する機能を評価した。

「ChipStack AI Super Agent」に仕様書とテストプラン生成用のプロンプトを入力したところ、仕様から必要な検証観点を抽出し、初版として利用できるレベルのテストプランを生成できた。

これにより、人手によるテストプラン作成を大幅に効率化できる可能性が確認されたほか、検証項目の抜け漏れ防止にも効果が期待できることが分かった。

続いて、生成したテストプランをもとにテストベンチを作成。プロンプトを入力することで、DUTが適切に接続されたテストベンチに加え、テストプランに沿った検証シナリオやマクロも生成できた。生成物には、人手による修正や可読性向上の余地が残るものの、ホンダは実用レベルに達していると判断した。

③ Assertion生成とフォーマル検証支援

フォーマル検証については、「ChipStack AI Super Agent」を使って、仕様書から検証プラン、テスト制約、Assertionを生成した。

その結果、仕様に基づいた実用レベルの制約とAssertionを生成できた。また、フォーマル検証の実行に必要なTclファイルやバッチファイルについても、自動生成が可能だった。一方、生成された検証項目には、フォーマル検証に適していないものも含まれており、実行結果は必ずしも良好ではなかったという。

この結果からホンダは、ダイナミック検証とフォーマル検証のどちらを利用するかについては、対象回路や検証内容に応じてユーザーが適切に指定する必要があると結論付けた。

④ RTLの読み込みから結果のまとめまでを一括実行

さらにホンダは、設計したRTLに対して、テストプランの作成から検証結果のサマリー作成までをシームレスに実行するフローを評価した。

「ChipStack AI Super Agent」のチャット機能を使って指示を与え、以下の処理を一括で実行した。

• RTLの読み込み
• テストプランの作成
• テストベンチの生成
• Assertionの生成
• 機能カバレッジの設定
• Lintチェック
• エラー原因の分析
• RTLコードの修正
• 検証結果のサマリー作成

今回評価した小規模回路では、これら一連の処理が約1日で完了した。特に評価されたのは、複数の設計・検証エージェントが連携し、Lintエラーの検出だけでなく、原因分析からコード修正までを自動化できた点で、渡邊氏は、完全自動化には至っていないものの、設計と検証を横断した将来的な自動化フローの可能性が確認できたと評した。

検証工程で60～70％の工数削減ポテンシャル

一連の評価結果を踏まえ、ホンダは、設計規模や担当者の経験によって効果に差はあるものの、「ChipStack AI Super Agent」の活用により、検証工程全体で60～70％程度の工数削減ポテンシャルがあるとの見方を示した。

特に、テストプラン、テストベンチ、Assertion、機能カバレッジの生成やLint修正といった検証工程では、実用化に近いレベルの自動化効果が確認できた。一方で、AIが生成したコードや検証環境を人間が確認する作業が、新たなボトルネックになる可能性もあると渡邊氏は指摘。そのため今後は、コードやテストベンチを生成するだけでなく、生成物が仕様と整合しているかを確認する作業や、レビュー自体の効率化も重要になるとした。

SDCやUPFの生成にもAIを活用へ

ホンダは今後、より大規模なIPやSoCを対象に「ChipStack AI Super Agent」の評価を進める計画で、RTLコードだけでなく、タイミング制約を記述するSDCや、低消費電力設計の電源仕様を記述するUPFなど、各種設計制約の生成にもAIを活用する考えだという。

今回のホンダの試みで注目すべきなのは、AIを個別工程の補助ツールとして利用するだけでなく、仕様、設計、検証をつなぐ一連の開発フローに組み込もうとしている点だ。

定型的な設計・検証作業をAIに任せ、人間が仕様策定、アーキテクチャ選択、品質判断といった本質的な業務に集中できれば、ホンダが掲げる「AIドリブン爆速SoC開発」は、SDV時代のSoC開発で他社に大きく先行できる可能性がある。

日本ケイデンス・デザイン・システムズ社