AIが2週間でAIチップを開発、RTLから検証・ソフトウェアまで自動生成-Architect Labsの設計事例

2026年8月27日、米国のAI半導体スタートアップArchitect Labsは、AIシステムによってほぼ自律的に設計・検証したAIアクセラレータ「Redwood」を発表した。

プレスリリース

発表によると、2人の人間のアーキテクトが作成した高レベルの仕様をもとに、AIが性能モデル、RTL、UVM検証環境、SVAアサーション、フォーマル検証用プロパティ、ファームウェア、ドライバ、カスタム・コンピュート・カーネルまでを生成。設計開始から2週間以内にFPGA上で動作するアクセラレータを完成させたという。

Architect Labsは、2026年6月にステルスモードから脱したPalo Alto拠点のスタートアップで、Ebrahim Hussain氏とAaditya Subedi氏が創業した。同社チームにはAnthropic、Google DeepMind、xAI、Meta、Intelなどの出身者が集まり、メンバーの累計Tapeout実績は80以上としている。

※関連ニュース：2400万ドルを調達したAIスタートアップArchitect Labsは、チップ設計の完全な自動化「デザインレス」を目指す

Architect Labsが面白いのは、自らをEDAベンダとは位置付けていない点だ。同社はEDAツールやAI Agentを販売するのではなく、チップ設計フローそのものをAI前提で作り直し、半導体メーカーやAI企業、ソフトウェア企業などと共同でカスタム・シリコンを開発する「New-age Design Partner」を目指している。

そして同社が掲げているのが「Designless Semiconductor Industry」の実現で、大規模なチップ設計チームを持たなくても、仕様やワークロードを渡すだけでカスタム・シリコンを開発できる世界を作ろうとしている。

仕様からRTL、UVM、FirmwareまでAIが生成

今回Architect Labsが開発した「Redwood」は、ロボティクスや自動運転などのフィジカルAIを想定した、低消費電力・低レイテンシのAI推論アクセラレータだ。

アーキテクチャは、同一構造のTileをメッシュ状に並べたSpatial Dataflow型を採用。それぞれのTileにはRISC-Vベースの制御コアと、Transformer推論向けに最適化されたMatrix Engine、Vector Engine、512KBのローカルメモリを搭載する。

興味深いのは、このアーキテクチャのRTLだけでなく、UVM検証環境、SVAアサーション、フォーマル検証用プロパティ、ファームウェア、ドライバ、カスタム・コンピュート・カーネルまでAIシステムが生成したという点だ。Architect Labsによれば、仕様より下の設計作業に人間は介入していないという。

さらにアーキテクチャを変更するたびに、48時間以内にRTL生成、再検証、FPGAへの再実装まで完了。すべてのブロックからSoCレベルまで市販EDAツール、独自のフォーマル・エンジン、ハードウェア・ベース検証環境を組み合わせて95％以上のコード・カバレッジおよび機能カバレッジを達成したとしている。また、シミュレーションからFPGAへ投入した最初のRTLでは、初期のバグがゼロだったとも説明している。

特に検証についてArchitect Labsは、一般的な「AI Agent for Verification」との違いを強調する。

現在各社が進めているAI活用では、人間の検証エンジニアがチャットなどを通じてAI Agentにテストベンチ生成やデバッグを指示するケースが多い。これに対しArchitect Labsでは、テストベンチ、テストケース、SVA、プロパティなど、シミュレーションに必要なものをAIとコンパイラ・ベースの手法によって自動生成し、カバレッジ収束まで自律化している。つまり同社が狙っているのは、検証エンジニアの生産性をAIで高めるのではなく、検証プロセスそのものをコンピューティングによってスケールさせることだ。

SIMD EngineではAIが人間より広い設計空間を探索

AIによるマイクロアーキテクチャ探索もArchitect Labsのメソドロジの特徴と言える。
例えばSIMDエンジンでは、性能、面積、タイミングを評価しながら複数のマイクロアーキテクチャ候補をAIが生成・検証した。従来の自動アーキテクチャ探索では、ビット幅やレジスタ配置など、あらかじめ人間が決めた構造のパラメーターを調整する方式が中心だった。

Architect Labsでは、AIがコントロールパス、データパス、ステートマシンそのものが異なる候補を生成する。つまり単なるパラメータ・チューニングではなく、マイクロアーキテクチャ自体をAIが探索対象としている。同社によれば、人間のチームが同じ時間内に検討できる範囲よりも1桁広いデザイン・スペースを探索できたという。

「AIをEDAツールに追加する」のではなく「EDAフローをAI中心に作り直す」

今回の「Redwood」の事例で最も注目したいのは、Architect Labsの設計思想だ。その中心となるのが「Architect Labs Platform（ALP）」と呼ぶAIベースの開発プラットフォームで、高レベルの仕様を「Single Source of Truth」として扱い、アーキテクチャ、RTL、検証環境、ファームウェア、カーネルを個別工程として順番に処理するのではなく、一つの最適化ループの中で協調設計する。

例えばソフトウェア上では数千サイクル必要だった処理を専用データパスとしてハード化したり、逆にHハード側に持たせていたスケジューリングをコンパイラへ移したりと、HW/SW境界そのものをAIが探索するという手法だ。これは従来から存在するHW/SW Co-designの考え方だが、Architect Labsは、AIによってその探索・実装・検証を数日サイクルで回すことを狙っている。

AIが設計したAIチップで、次のAIチップを改良

もう一つArchitect Labsは面白い試みを報告している。同社は設計した「Redwood」上で動作するLLM「Qwen3」を使って、「Redwood」自身のタイミングやカーネルを最適化する実験も行った。AIがAIアクセラレータを設計し、その上で動くAIが次の設計改善に関与するという「Recursive Self-improvement（再帰的自己改善）」の初期的な試みで、同社が目指すAIによる自律的なチップ設計の方向性を示していると言えるだろう。

「Redwood」はまだASICとしてテープアウトされたチップではなく、その性能や設計品質については検証が必要だが、AIシステムによって僅か数週間でほぼ自律的に設計・検証したという今回の成果は、現在進んでいるEDAへのAI導入とは一段違う可能性を感じさせる。

Architect Labsが問いかけているのは、現在注目されているAgentic EDAの流れとは異なる「そもそも人間を中心に作られた現在のEDAフローを維持する必要があるのか」という問題だ。

Architect Labs