AI時代のEDAで「標準化」が新たな課題に―AccelleraがDAC 2026で議論

2026年8月14日、Electronics Weeklyは、「Standards and AI will shape-shift EDA」と題する記事を掲載。AI時代のEDAでは、ツール間の相互運用性やデータ交換、AIへの信頼性、結果の再現性といった新たな課題が生まれており、それらを解決するために標準規格が重要になると報じている。

AIや機械学習のEDAへの導入が急速に進む中、次の大きな課題として浮上している「標準化」。

7月に開催されたDAC 2026で標準化団体Accelleraが開催した「Embracing AI for Advanced Design and Verification」と題するパネルディスカッションでは、この「標準化」について興味深い議論が交わされた。

AIとEDAツールをつなぐ標準が必要に

Texas A&M UniversityのJiang Hu氏は、AIが設計・検証フロー全体のさまざまなタスクに影響し、複数ベンダーの多数のEDAツールにまたがって利用されるようになると指摘。そのためAI時代のEDAでは、ツール間の明確なInteroperability（相互運用性）が重要であり、それを実現するには標準化が必要だとしている。

具体的には、以下のような標準規格の必要性を挙げている

• AIとEDAツール間で情報を交換するための標準データフォーマット
• AIからEDAツールを操作するためのPythonベースのAPI
• AIモデルやノウハウを共有するためのKnowledge Baseに関する標準

AI/MLはクラウド上の巨大モデルだけで利用されるとは限らず、オープンソースモデルをファインチューニングして利用するケースなども考えられる。そのため、モデル間で知識や情報を交換する仕組みも重要になるという。

EDAツールだけでなく「仕事の進め方」の標準化も

AI-native EDAを手掛けるBronco AIの共同創業者兼CEO、David Zhi Luo Zhang氏は、データだけでなくワークフローそのものの標準化も必要だと指摘している。

ソフトウェア開発では、開発作業やプロジェクト管理を共通の環境で扱う文化が比較的進んでおり、AIをワークフローに組み込みやすい。一方、半導体設計では複雑な環境の中で仕事が分散しており、ワークフローを一元管理する場所が存在しないケースも多い。このことがAI導入を難しくしているという。

David Zhi Luo Zhang氏は、Accelleraのような標準化団体がオープンなデータフォーマットやAPIを整備することに加え、半導体企業自身もITプロセスを集約し、設計チーム間の壁をなくすなど、社内プロセス自体をAI-nativeに変えていく必要があるとしている。

AI固有の規制や標準もEDAに影響

AI+EDA研究者のSimon Davidman氏は、EDA固有の標準だけでなく、AIそのものに関する標準や規制への対応も必要になると指摘する。

すでにIEEEでは、AIモデルに関連して自動・自律システムの透明性、データプライバシー、アルゴリズムのバイアスなどを扱う標準が存在する。AIモデルをEDAに利用する際には、こうした規格に加え、ISOのガイドラインや認証制度、さらに各国・地域のAI規制への対応も必要になる。

Simon Davidman氏は、今後はAIフレームワークのBenchmarking（性能評価）やTesting（テスト）に関する標準も重要になる可能性があるとした上で、さらにAIに何をさせるのかを指定するための新しい表現方法や言語が必要になる可能性にも言及している。

自然言語（英語）だけでは設計要件を厳密に指定するには不十分であり、AIに対して設計意図を伝えるための新たなRepresentation（表現形式）が必要になるのかもしれない。

1年以内にAgentic AIが「当たり前」に？

今後のEDAについてJiang Hu氏は、生成AIやAgentic AIを使った処理が今後12カ月程度で一般的になると予想。特に、以下の用途で導入が進むとみている。

• Verification
• 不具合のTriage
• Test Generation
• Agentic Verification
• 強化学習を利用したPhysical Design

また、Bronco AIのDavid Zhi Luo Zhang氏も、AIの使われ方が変わり始めていると指摘する。これまでのような、「これを調べて」、「この情報を検索して」、といった単発の作業をAIに依頼するのではなく、以下のようなGoal-driven（目的指向）の長時間・自律型タスクへと移行しつつあるという。

「このファイルを調べて問題を見つけて」
「この環境を立ち上げて」
「このブロックを移植して」

David Zhi Luo Zhang氏は、今後半年から1年でAIエージェントの能力が高まれば、このようなLong-horizonのAgenticなEDAフローがさらに普及すると予想している。

AIは「検証の方法」そのものを変える可能性

さらに興味深いのが、AIによってチップの検証手法そのものが変わる可能性だ。

現在のチップ検証では、大量のランダムテストを長時間実行し、その中から偶然重要なバグが見つかることを期待する手法が広く使われている。しかし高度なAIエージェントが利用できるようになれば、AIが設計内部を深く探索し、特定の問題を狙ってインテリジェントに検索することが可能になる。そうなれば、従来のように大量のランダムテストへ依存する必要性そのものが低下する可能性があるとJiang Hu氏は指摘している。

AccelleraはFSL Draft 1.0のPublic Reviewを完了

こうした標準化の動きの一つとして、Accelleraは8月14日、Functional Safety Language（FSL）Draft Standard 1.0のPublic Reviewを完了した。

関連ニュース：Accelleraが構想開始から約7年を経て「Functional Safety Language」Draft 1.0を公開

FSLはIPからシステムレベルまで、ツールやチーム、工程をまたいでFunctional Safety Intent（機能安全の意図）を表現・交換するための言語およびデータモデルを規定するもの。ISO 26262やIEC 61508などの安全規格への対応において、自動化、相互運用性、トレーサビリティを高めることを目的としている。

標準化とAI-nativeなDesign Methodology

AIによるEDAの変革というと、RTL生成やデバッグ、設計最適化といったAI機能そのものに注目が集まりがちだ。しかし、AIエージェントが複数のEDAツールや設計工程を横断して自律的に動くようになれば、AIとツールをつなぐデータフォーマットやAPI、ワークフロー、さらにはAIへ設計意図を伝える方法まで含めた新たな標準化が不可欠になる。

そして、その先にあるのは、設計、検証、デバッグといったプロセスそのものを、AIが主体的に動くことを前提として再設計する「AI-nativeなDesign Methodology」への転換だ。

現時点では、こうした方法論について業界全体で明確な答えが出ているわけではなく、標準化の議論もまだ始まったばかりだ。しかしAgentic AIの普及が予想以上の速度で進む中、AI時代のEDAに適した標準とDesign Methodologyを誰が先に確立するのか？　それが今後のEDAベンダや半導体企業の競争力を左右する重要なテーマになりそうだ。

Electronics Weekly