Accelleraが構想開始から約7年を経て「Functional Safety Language」Draft 1.0を公開

2026年7月7日、EDAおよび半導体IPの標準化団体Accellera Systems Initiativeは、機能安全情報を記述・交換するための標準言語「Functional Safety Language（FSL）」のDraft 1.0を公開した。

Accellera

現在、同ドラフトはパブリック・レビューにかけられており、Accelleraは2026年8月14日まで業界関係者から意見を募集している。

FSLは、機能安全に関する情報をEDAツールや安全解析ツール、半導体IPベンダ、SoCメーカー、システムメーカー間で共有するための共通言語およびデータモデルである。最初のバージョンでは、故障モードや安全機構、診断カバレッジなどを分析するFMEDA（Failure Modes, Effects and Diagnostic Analysis）の作成と交換に重点を置いている。

機能安全情報を共通形式で記述

自動車や産業機器などの安全性が重視される電子システムでは、ISO 26262やIEC 61508といった機能安全規格に沿って、故障が発生した場合の影響や安全機構の有効性を分析する必要がある。しかし、これらの規格は「何を達成すべきか」は定めているものの、機能安全情報をツールや企業間で「どのようなデータ形式を使って記述、交換するか」までは規定していない。

そのため現在は、FMEDA、FMEA（Failure Mode and Effects Analysis）、FTA（Fault Tree Analysis）、DFA（Dependent Failure Analysis）などの情報が、スプレッドシート、独自データベース、ツール固有の形式などで管理されるケースが多いが、異なるツールや企業の間でデータを受け渡す際には、手作業による変換や再入力が必要となり、作業負荷だけでなく、情報の欠落や不整合、トレーサビリティの低下につながる可能性がある。

FSLは、こうした機能安全データの断片化を解消し、ツール、開発チーム、企業、サプライチェーンをまたいで共通利用できる実装レベルの言語を提供する。

FMEDAの作成と交換を標準化

FSL Draft 1.0では、FMEDAに必要となる以下の情報を記述できる。

・FMEDAの構造
・故障モード
・安全機構
・テクノロジー要素
・故障モードの影響
・安全要求
・設計データとのマッピング
・故障率および安全指標

安全技術者がFSLを使ってFMEDAを新規作成する用途に加え、作成済み、または作成途中のFMEDAを、サプライヤーとインテグレーターの間でそのまま交換する用途も想定している。

例えば、半導体IPベンダがCPUやメモリIPに関する故障モード、安全機構、診断カバレッジなどをFSLで記述し、SoCメーカーに提供する。SoCメーカーは複数のIPから提供されたFMEDAを集約し、SoCレベルの安全指標を計算する。さらに、その情報を自動車メーカーやシステムメーカーが利用し、ECUや車両全体の安全解析につなげるといった使い方が考えられる。

FSLは、IP、コンポーネント、モジュール、システムという階層に対応し、個別に作成したFMEDAを上位のFMEDAに組み込む階層型FMEDAをサポートする。これにより、異なる企業や開発チームが担当した安全解析を統合し、システム全体の安全指標を一貫した方法で算出できるようにする。

設計データと機能安全情報を関連付け

FSLの重要な特徴の一つは、機能安全情報を実際の設計データにマッピングできる点だ。FSLは特定の設計表現に依存せず、機能モデル、構造モデル、RTL、ゲートレベル・ネットリスト、SysML、IP-XACTなどに安全情報を関連付けることができる。

例えば、FMEDA上で定義された故障モードが、RTLやゲートレベル・ネットリストのどの回路に対応するかを記録できる。また、その故障モードを検出または抑制する安全機構や、故障によって影響を受ける安全要求との関係も記述できる。

FSLでは、設計データがまだ存在しない開発初期に、安全技術者が回路規模や故障率を仮定して解析する「Assumption-Based FMEDA」と、RTLやネットリストなどの設計データから回路規模を算出する「Calculation-Based FMEDA」の双方をサポートしており、開発初期の概念設計から、RTL設計、論理合成、物理実装に至るまで、安全解析を段階的に詳細化していくことが可能となる。

機能安全対応EDAフローの自動化を促進

FSLの標準化によって期待されるのが、機能安全解析とEDAフローの連携強化である。FSL Draft 1.0では、以下のような処理の自動化を想定している。

・FMEDAの生成
・設計データと安全情報のマッピング
・診断カバレッジの集計
・検証結果のバックアノテーション
・故障率および安全指標の計算

例えば、故障注入シミュレーションで得られた診断カバレッジをFMEDAに自動反映したり、設計変更に合わせて故障率や安全指標を再計算したりするフローを、異なるベンダのツール間で構築しやすくなる。

Accelleraはこれまで、低消費電力設計の意図を記述するUPF、IPのメタデータを記述するIP-XACT、検証シナリオを記述するPSSなど、設計・検証情報をツール間で共有するための標準化を進めてきた。FSLは同様の考え方を機能安全分野に適用し、これまで設計データとは別に管理されることが多かった安全情報を、設計・検証フローの中で機械的に利用できるようにするものと位置付けられる。

構想開始から約7年を経てDraft 1.0を公開

Accelleraが機能安全データの標準化構想を発表したのは2019年10月で、2020年2月には正式なFunctional Safety Working Groupを設立した。同ワーキンググループは、機能安全情報の相互運用性とトレーサビリティを改善し、解析、設計、検証、実装を接続する標準の策定を進めてきた。今回、構想開始から約7年を経て、初のDraft 1.0がパブリックレビューに到達したことになる。

Draft 1.0の策定に関するエンティティ投票委員会には、Cadence、Siemens EDA、Synopsysの大手EDAベンダ3社に加え、Arm、Intel、NVIDIA、Arteris、Agnisysが名を連ねている。各社がどのような投票を行ったかは示されていないが、EDAベンダ、IPベンダ、半導体メーカーを横断した標準化活動となっていることが分かる。

今後FSLが正式標準となり、EDAツールや安全解析ツールへの対応が広がれば、機能安全情報をスプレッドシートや独自形式で受け渡す従来の運用から、設計、検証、安全解析を一体化したデータ駆動型のフローへの移行が進む可能性がある。また、機能安全データが構造化され、設計データとの関係が明確になれば、AIエージェントによる安全解析、設計変更の影響確認、FMEDA更新などの自動化にも利用できる可能性がある。

Accellera