NEWS
2008.11.21
2008年11月18日、ハード加速型のFast SPICEを手掛けるEDAベンチャー米Nascentric社は、同社製品「OmegaSim GX」のバージョンアップを発表した。
プレスリリース：http://www.nascentric.com/press/pr_111808.html（英文）
Nascentricの「OmegaSim GX」は、大規模並列マルチスレッド処理を実現するNVIDIAのGPU「Tesla」を用いて処理を加速するタイプのFast SPICEで、今年4月に世界初のハード加速型Fast SPICEとして発表されたもの。従来製品で数日また数週間を要していた処理を僅か数時間または数分で完了するという超ハイスペックを誇っている。
発表によると今回のバージョンアップにより、「OmegaSim GX」は複数GPUを用いた分散処理に対応。single-CPU/multi-GPUというシステム構成下でのコンフィギュレーションが可能となり、更なる処理の高速化を実現するという。
「OmegaSim GX」の米国販売価格は、1年間ライセンスで25000ドルから。10ヶ月以上のライセンス利用については月当たり2500ドルという費用設定もある。ハード環境は別途NVIDIAの製品を購入する必要が有る。
※Nascentric社
http://www.nascentric.com/jp
※株式会社ノア（Nascentric社製品日本代理店）
http://www.noah-corp.com
2008.11.20
2008年11月19日、メンター・グラフィックスは、2009会計年度第3四半期（2008年8月?10）の売上を報告した。
プレスリリース：http://www.mentor.com/company/news/upload/Q3FY09_Earnings_pdf
発表によると、メンターの2008年8月?10月の売上は、前年比約3％減の1億8490万ドル（＄＝95.8yen換算で約177億円）。前期のQ2と比較すると売上は若干増えたが、今年に入りQ1&knmQ2&knmQ3と3四半期連続で売上は前年割れ。Q3の損益額は前年同時期の8.7百万ドルから7800万ドル（約74.7億円）へと拡大した。※GAAP基準による会計結果
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
2008.11.19
2008年11月19日、メンター・グラフィックスは、ワシントン州カークランドにあるLake Washington Technical Collegeのキャンパスに同社のPCB デザインラボを開設したことを発表した。
プレスリリース：http://www.mentorg.co.jp/news/2008/081119.html
メンターによると今回開設した研究所は学生向けにPCB設計手法を教育するためのもので、既にメンターは３年前から自社のPCB設計ソリューションをベースとした、「Expedition Enterprise設計フロー」と呼ぶPCB設計手法の教育をLake Washington Technical Collegeの学生向けに実施している。
学生の教育にあたりメンターは、自社の高等教育機関用ライセンス貸与プログラムに基づき、800万ドルを上回るEDAソフトウェア、コンピュータ、サポートをLake Washington Technical Collegeに寄付しているという。
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
※Lake Washington Technical College
http://www.lwtc.edu
2008.11.19
2008年11月19日、アルテラは、各種FPGAボードを手掛ける米Dini Groupが、同社のASICプロトタイピング・ボードに、アルテラの「Stratix III FPGA」を採用したことを発表した。
プレスリリース：
http://www.altera.co.jp/corporate/news_room/releases/products/nr-dini_group_siii.html
Dini社の提供するASICプロトタイピング・ボード「DN7020K10」は、業界最大規模のシングルボードのFPGA搭載プロトタイピング・ボードで、アルテラの「Stratix III EP3SL340 FPGA」（集積度：34万ロジック・エレメント相当）を20個搭載し、1760ピン・パッケージをサポート。ASICゲート換算で5000万ゲート以上のデザインをインプリメントできる。
同ボードは、ワイヤレス通信、ネットワーキング、画像処理アプリケーションなどのASIC開発をターゲットとしており、デザインをほぼ実際のクロック・スピードで動作・検証することができるという。
※Dini社
http://www.dinigroup.com
※日本アルテラ株式会社
http://www.altera.co.jp
2008.11.18
2008年11月18日、仮想開発環境を中心とした組込みシステム開発ソリューションを手掛ける、株式会社ガイア・システム・ソリューションは、同社の提供する仮想開発環境とモデル開発サービスをニコンが採用した事を発表した。
プレスリリース：https://www.eda-express.com/edalibrary/files/1226990432.pdf
ガイアによるとニコンは、デジタル一眼レフの組込みソフトウェア開発に向けて、GAIAが販売サポートする米VaST Systems Technology社の仮想開発環境「CoMET/METeor」と同製品向けのモデル開発サービスを採用。これらソリューションを用いる事で、試作機のハードウェアが完成する前に、デジタル一眼レフの組込みソフトウェアを検証し、開発期間短縮と品質向上を目指すという。
ガイアは、デジカメや複合機などコンスーマ機器向けの組込みシステム開発において、VaST社の仮想開発環境「CoMET/METeor」をベースとした多数のサービス実績を持ち、その裾野を車載ECU開発分野にまで拡大。ソフトウェア開発のプロセス改善にも注力している。ニコンは、ガイアを一つのツールプロバイダとしてではなく、組込みソフトウェア開発のパートナーと位置づけ、仮想開発環境を用いた製品開発を進めている。
尚、ガイアは明日からパシフィコ横浜で開催されるEmbedded Technology 2008に出展。今回ニコンが採用した仮想開発環境やサービスを紹介すると共に、スペシャルセミナーとして車載ソフトウェア開発における仮想環境の活用事例も紹介するという。
※株式会社ガイア・システム・ソリューション
http://www.gaiaweb.co.jp
2008.11.18
2008年11月18日、TSMCは、業界に先駆けて40nm半導体プロセスの量産立ち上げに成功した事を発表した。
プレスリリース：
http://www.tsmc.com/tsmcdotcom/PRListingNewsAction.do?action=detail&language=E&newsid=3222&newsdate=2008/11/17（英文）
TSMCは、汎用(G)版と低電力 (LP)版の2つの40nmプロセスの量産をスタート。月1回の試作サービスを含む包括的な設計インフラストラクチャの提供を開始した。発表には同社顧客のAMD、ALTERA、NVIDIAがコメントを寄せている。
※TSMC社
http://www.tsmc.com/japanese/
2008.11.18
2008年11月18日、混在言語の論理シミュレータを手掛ける米Aldec社は、同社製品「Riviera-PRO」のバージョンアップを発表した。
プレスリリース：http://www.aldec.co.jp/news/news_11_17_2008.htm
「Riviera-PRO」は大規模なASIC/FPGA設計をターゲットとした高機能HDLシミュレータで、主にFPGA設計を対象とした同社の「Active-HDL」の上位にあたる高機能製品。
アルデックによると今回のバージョンアップでは、新たに64ビット/マルチスレッド処理に対応した新GUIを採用し、処理速度を約60％向上させたほか、ポスト・シミュレーション・デバッグ機能の強化、SystemC/C/C++ と HDL の協調デバッグ、SVA/PSL/OVA アサーションとカバー・ステートメントの波形表示機能等の機能拡張を実施。新GUIは、マルチスレッド対応の他に波形ウィンドウの機能拡張やプロジェクト管理機能、階層ナビゲーションの機能拡張など広範囲な改良が加えられているという。
※アルデックでは、最新の「Riviera-PRO 2008.10 」無償評価版を配布中
http://www.aldec.co.jp/downloads/download.asp?p=riviera
※アルデック・ジャパン株式会社
http://www.aldec.co.jp
2008.11.16
2008年11月13日、メンター・グラフィックスは、同社最新のLVSツール「Calibre nmLVS」をNECエレクトロニクスが採用した事を発表した。
プレスリリース：http://www.mentor.com/company/news/nec_electronics（英文）
「Calibre nmLVS」は、従来製品「Calibre LVS」に改良が加えられたメンターの新製品で、「Calibre nmDRC」、「Calibre nmOPC」などと同様に45nm以降のプロセスノードをターゲットとしている。
特徴的なのは、特定ユーザ向けの回路キャラクタライゼーションを可能にする「ADP extraction」と呼ぶパラメータ抽出機能で、今回NECエレクトロニクスは、同機能を用いて自社の先端プロセスを反映した高精度な回路特性情報を得ることに成功。従来の設計フローを変更することなく、より高い精度でのLSI設計を実現する「Calibre nmLVS」を40ナノプロセス以降の製品設計環境に標準的に適用することにした。
「Calibre nmLVS」には新機能の「ADP extraction」以外にも、インタラクティブなデバッグ機能や分散コンピューティングによるパフォーマンス向上などの機能強化が施されている。
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
2008.11.14
2008年11月12日、マグマは、同社のアナログ・マイグレーションツール「Titan Analog Migration」をTSMCが導入する事を発表した。
プレスリリース：http://investor.magma-da.com/releasedetail.cfm?ReleaseID=347451（英文）
発表によると、TSMCはアナログ設計のTAT短縮を目的に、社内のアナログ設計環境に「Titan Analog Migration」を取り込む事を決定。既存のアナログIPブロックを先端のプロセスノードにポーティングする際に「Titan Analog Migration」を利用する。
「Titan Analog Migration」は、マグマのミックスドシグナル設計プラットフォーム「Titan」の一角をなすアナログ・マイグレーションツールで、今年2月に買収したSabio Labs社の技術をベースとしている。従来手法では工数を要するアナログデザインのマイグレーション作業をほぼ自動的に処理する事ができる。
※マグマ・デザイン・オートメーション株式会社
http://www.magma-da.co.jp
2008.11.13
2008年11月10日、混在言語の論理シミュレータを手掛ける米Aldec社は、Open Verification Methodology (OVM) のコミュニティサイトである OVM World のパートナーとなったことを発表した。
プレスリリース：http://www.aldec.co.jp/news/news_11_10_2008.htm
アルデックは、ケイデンスとメンターが共同開発した検証メソドロジ「OVM」のパートナーとなる事で、自社の提供するHDLシミュレータにてOVM 2.0をサポートする計画。2009年Q1には、早くも「Riviera-PRO」でOVM 2.0がサポートされる予定となっている。
HDLシミュレータの市場は、EDA大手３社＋アルデックの製品でシェアの大半を占めているが、アルデックがOVMをサポートすれば、シノプシス「VCS」以外の主力シミュレータは全てOVMを正式サポートする事になる。
※アルデック株式会社
http://www.aldec.co.jp
※OVM World
http://www.ovmworld.org
2008.11.12
2008年11月10日、業界標準ツール「SpyGlass」をはじめとしたRTL解析ソリューションを手掛ける、米Atrenta社は、RTLの品質改善における動作合成ツールベンダ各社とのパートナーシップを発表した。
プレスリリース：http://www.atrenta.com/atrenta-news/70.news（英文）
発表によるとアトレンタは、同社のパートナープログラム「SpyLinks」の下、Forte Design Systems、Synfora、Esterel EDA Technologies、AutoESL Designの4社と協力して、各社の動作合成ツールとアトレンタのRTL解析ソリューションを組み合わせたESLフローの構築を実現。具体的には、各社ツールが自動生成するRTLコードを「SpyGlass」で解析し、coding standards、synthesizability、simulation readiness、clock management and power managementといった面からRTLの品質を改善し、ESLフローからのデザインの短期インプリメントを目指す。
一般的に動作合成ツールの自動生成するRTLコードは可読性が低く、同じRTLでも人手によって作られたRTLとは別ものとされており、容易にデバッグ出来るものではない。一部の動作合成ツールにはRTLデバッグ機能が備えられているが、普及の進む動作合成ツールとRTLの解析ツールとして実績のある「SpyGlass」を組み合わせて利用することで、より品質の高いESLフローを構築できる。
※アトレンタ株式会社
http://www.atrenta.jp
2008.11.12
2008年11月11日、メモリIPをはじめ各種標準インタフェースの設計および検証ソリューションを提供する、米デナリ・ソフトウェアは、同社の検証IP「PureSpec」がUSB3.0仕様をサポートした事を発表した。
プレスリリース：
http://www.denali.com/wordpress/index.php/b/2008/11/10/denali_software_premieres_verification_i（英文）
デナリの「PureSpec」は、標準的なインタフェース・プロトコルの検証をターゲットとしたIPで、設計対象とターゲット・ インタフェースとの相互作用をシミュレーションするためのもの。AMBA (AXI/AHB/APB)、CE-ATA、Ethernet、PCI Express、PLB、Serial ATA、USB 2.0、OCPなどをサポートしており、今回新たにUSB3.0仕様をサポートした。
USB3.0仕様は、通称「SuperSpeed USB」と呼ばれる次世代のUSB規格で間もなくバージョン1.0が公開される予定。USB2.0の上位互換で10倍以上の転送速度の実現を目指している。
今回の「PureSpec」のUSB3.0サポートは、正式仕様バージョン1.0の公開に先駆けての事で検証IPとしては業界初。来年後半には製品採用が開始されると言われている同仕様を用いた製品設計を加速させる。
※デナリソフトウェア株式会社
http://www.denalisoft.co.jp
2008.11.11
2008年11月10日、シーケンシャル等価性検証ツール「SLEC」を手掛ける米カリプト・デザイン・システムズ社は、同製品のバージョンアップを発表した。
プレスリリース：https://www.eda-express.com/edalibrary/files/1226355461.pdf
カリプトの発表によると、シーケンシャル等価性検証ツール「SLEC」の最新版では、ワイヤレスの世界で広く使われている固定小数点型のデータタイプと、画像処理で広く使われているラインバッファ・メモリのインタフェースを新たにサポート。動作合成ツールによる合成前後の等価性検証に限らず、例えば画像処理アプリケーションのラインバッファ設計を簡素化できるなど、システムレベルでの設計の最適化・効率化に貢献するという。
※カリプト・デザイン・システムズ株式会社
http://www.calypto.com
2008.11.07
2008年11月5日、ケイデンスは、リストラプログラムの開始を発表した。
プレスリリース：
http://www.cadence.com/cadence/newsroom/press_releases/Pages/pr.aspx?xml=110508_restructureprg（英文）
発表によると、ケイデンスはビジネスの合理化と財務改善を目指し、今期決算までに同社の全従業員の12％にあたる625名の社員を削減。年間1億5000万ドル相当の営業経費の削減を目指す。
ケイデンスは今年度に入ってから売上不振に陥っており、先月には前CEO Mike Fister氏を含む5名の役員が辞任。業界最大の企業がその経営方針の変換によって、どう変化していくのか業界の注目が集まる。
※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp
2008.11.06
2008年10月30日、ハードウェアベースの検証ソリューションを手掛ける仏EVEとRTL及びゲートレベル・デバッガを手掛ける独Concept Engineeringは、両社のパートナーシップを発表した。
プレスリリース：http://eve-team.com/PR_2008-10-30.php
発表によるとConcept EngineeringはEVEとのパートナーシップに基づき、同社のグラフィカル・デバッガ「RTLvision PRO」と「GateVision PRO」をEVEのエミュレーション環境「ZeBu」のユーザーに提供。EVE製品を購入した顧客は、グラフィカルなフロントエンドデバッグ環境として、「RTLvision PRO」と「GateVision PRO」の時間限定ライセンスを無償で利用する事が可能となる。
Concept Engineeringは、EVE以外にもEDAベンダ各社とパートナーシップを結び、製品のOEMやインテグレーションを実施しているが、今回のEVEとのパートナーシップにおいても、将来的に両社のツールをインテグレーションする計画が含まれているという。
※EVE社
http://eve-japan.co.jp
※Concept Engineering社
http://www.concept.de
2008.11.06
2008年11月3日、フォーマル検証を中心とした検証ソリューションを手掛ける、米Real Intent社は、新製品「Meridian FPGA」のリリースを発表した。
プレスリリース：http://www.realintent.com/news/pr-2008/PR-nov-3-08.html（英文）
Real Intentによると「Meridian FPGA」は、FPGA設計向けのCDC検証ツールでAlteraの専用環境「Quartuss II」の最新バージョンとのインテグレーションによって、FPGA設計者に低コストでCDC検証ソリューションを提供。「Meridian FPGA」の自動検証機能を利用すれば、従来手法よりも4倍早くCDC検証を完了できるという。
「Meridian FPGA」の米国販売価格は15000ドル。同社はASIC設計向けの「EnVision Meridian CDC」も提供している。
※Real Intent社
http://www.realintent.com
2008.11.06
2008年11月6日、メンター・グラフィックスは、同社のアナログ回路シミュレータ「Eldo」のバージョンアップを発表した。
プレスリリース：http://www.mentorg.co.jp/news/2008/081106.html
メンターによると、今回のバージョンアップでは「Eldo」に対し演算エンジンの改版とマルチスレッド技術のインプリメントを施し、劇的な処理速度の向上を実現。例えば4 CPUを使用した場合、寄生要素に対するアクティブ・デバイスの比率に応じて3倍から10倍の速度向上が確認されており、当然ながら精度を犠牲にする事無く、処理の高速化を達成しているという。
今回のバージョンアップは、45nmプロセス以降での複雑かつ大規模なポストレイアウト・シミュレーションをターゲットとしたもので、新技術により設計者はマトリクス演算とデバイス評価を含むシミュレーション・プロセス全体の効率化が可能。CPUの数に応じてシケーラブルにシミュレーション速度を向上できる。
尚、今回のバージョンアップで実現された新技術は、メンターの「ADVance MS(ADMS)ツール」に統合されているもので、位置づけとしては、AMS 2008.2リリースの一部となる。
ADVance MS(ADMS)ツール：
メンターのデジタル／アナログ／ミックスシグナル/RF回路向けマルチ言語対応、シングルカーネル機能検証環境
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
2008.11.04
2008年11月4日、アルテラは、同社のFPGA専用設計環境の新バージョン「Quartus II v8.1」のリリースを発表した。
プレスリリース：
http://www.altera.co.jp/corporate/news_room/releases/products/nr-quartusiiv81.html?f=hp&k=wn1
アルテラの発表によると、今回のバージョンアップでは自動パーティション機能やゲーティッド・クロックをFPGAの機能的に同等なロジックに自動変換する機能などを実装し、従来よりも設計の自動化を強化。これにより手作業の自動化が更に進み開発TATの短縮に大きく貢献。「Quartus II v8.1」はハイエンドFPGAの設計において、他社比で1/3のコンパイル時間を実現しているという。
「Quartus II v8.1」の年間費用は、米国内販売価格2&knm495ドル（ノード・ロックPCライセンス時）。サブスクリプション・エディションと無償のWeb版はアルテラのWebサイトからダウンロード可能。
※日本アルテラ株式会社
http://www.altera.co.jp
2008.11.04
2008年11月4日、ケイデンスは、同社のシステムレベル検証IPとエミュレータ用の外部接続アダプタのラインナップを拡張したことを発表した。
プレスリリース：http://www.cadence.co.jp/news/h20-11-4.html
ケイデンスによると、今回エミュレータ用の外部接続アダプタ「SpeedBridge Adapters」のラインナップに、SATA、 SAS、 USB 2.0 、およびFibre Channelを追加、これにより同IP群のサポートするプロトコルは11種類となった。また、システムレベル検証IPでは、新たにPCI Express 2.0 と10G bit Ethernetがサポートされ、そのラインナップはAMBA AHB、AMBA AXIなども含め計9種類となった。
「SpeedBridge Adapters」を用いることでエミュレートされたデザインに実デバイスを接続してシステム全体を検証することが可能。システムレベル検証IPを使えば、トランザクション・ベースのアクセラレーションを実現できる。
※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp
2008.11.04
2008年11月4日、メンター・グラフィックスは、同社の検証IPソリューション「Questa Multi-View Verification Component（MVC）ライブラリが、IEEE802.3-2005 Gigabit Ethernet規格をサポートしたことを発表した。
プレスリリース：http://www.mentorg.co.jp/news/2008/081104.html
メンターの検証IP「MVC」は、SystemVerilog及びOpen Verification Methodology（OVM）をサポートしており、独自の「マルチビュー技術」は、設計抽象度に応じて互換性の無い複数の検証IPを構築する手間を省き、システムレベルからゲートレベルまで、一貫性のある効率的な検証を実現可能。
今回のGigabit Ethernet規格のサポートにより、高性能コンピューティング・グリッドおよびサーバー仮想化システム、インターネット・プロトコルを使用したTVなど、高帯域幅を必要とする様々なアプリケーションの開発で「MVC」が利用できるようになる。
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
2008.10.31
---PR---
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
Magma社、「TechTalk 2008」開催のご案内
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
世界中で高い評価を受けているインプリメンテーション・ソリューション「Talus」。
フィジカル・オプティマイゼーション機能を持つ階層設計ソリューション「Hydra」。
そしてミックスド・シグナルに対応した統合チップ・フィニッシングソリュー
ション「Titan」。マグマ社は、現在のEDAの常識を覆す「真の自動化」を可能にした
画期的なソリューションをご提供しています。6月に米国アナハイムで開催された
Design Automation Conferenceでは、「Titan」は来場者が選ぶ「Best of DAC」に選
ばれました。
つきましては、この度マグマ・デザイン・オートメーション株式会社では、このDAC
にてご好評頂きましたデモを日本の皆様にもご提供すべく、「Magma TechTalk
2008」
の開催を企画致しました。マグマ社の最新ソリューションをはじめとする最先端テク
ノロジーを是非ご検分下さい。
また、今回のセミナーでは、マグマ社CEOのRajeev Madhavanも来日し、マグマ社の
今後の方向性についてもお話させていただきます。
----------------------------------------------------------------------
■開催概要
----------------------------------------------------------------------
【開催日】2008年11月6日（木） 9:30 受付開始
【会 場】新横浜国際ホテル 2F（http://www.khgrp.co.jp/shinyoko/access/index.php）
【費 用】受講料 無料
【定 員】80名（事前登録制）
注記： 定員になり次第、受付を締め切らせていただきます。
予めご了承の程お願い申し上げます。
【アジェンダ】
アジェンダならびにプレゼンテーションの詳細は、マグマ社のウェブサイトで公開
しています。下記マグマ社ウェブサイトをご参照ください。
http://www.magma-da.co.jp/newsandevent/TechTalk2008.htm
【お申込方法】
下記、マグマ社ウェブサイトよりお申し込み下さい。ご登録いただきましたら、
Emailにて登録確認を送らせていただきます。
http://www.magma-da.co.jp/newsandevent/TechTalk2008.htm
【その他】
★同業他社のお申し込みはお断りさせていただく場合がございます。予めご了承
ください。
★会場が満席となり次第、受付を終了させていただきます。
★ご質問等ございましたら、担当、三井田（miida@magma-da.com) までお気軽に
お問い合わせください。
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
■■ マグマ・デザイン・オートメーション株式会社 http://www.magma-da.co.jp
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
2008.10.30
2008年10月30日、ジーダットは、メンター・グラフィックスとの提携を発表した。
プレスリリース：http://www.jedat.co.jp/NewsRelease081030.html
発表によると、ジーダットは今回メンターの「OpenDoor」プログラムに加盟。メンターの主力製品であるレイアウト検証ツール「Calibre」と、ジーダットのカスタム設計システム「α-SX」とのインターフェースを開発する。
ユーザはこのインターフェースを利用すると、α-SX上で設計中に直接Calibreを起動してレイアウト検証を行うことが可能になるほか、その検証結果の表示やデバッグも直接行うことができるようになり、カスタム設計のトータルな設計TATの短縮が実現できる。
※株式会社ジーダット
http://www.jedat.co.jp
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
2008.10.30
2008年10月30日、ケイデンスは、日立製作所による同社製品「Encounter Test」の成功事例を発表した。
プレスリリース：http://www.cadence.co.jp/news/H20-10-30.html
ケイデンスの発表によると、日立の情報通信部門のハード設計部隊ではケイデンスのDFTツール「Encounter Test」を用いてパターン・フォルト・モデリング、テスト・パターン生成、圧縮、故障解析等を実施。日立のテスト・メソドロジと組み合わせる事でテスト・ベクタを300分の１に圧縮する事に成功し、複雑な高性能LSI設計のテスト品質の向上とテストコストの削減を実現した。
ちなみに、今回ケイデンスのソリューションと日立のテスト・メソドロジが実現したテストデータの圧縮レベルは、2011年に目標とされる圧縮の要求レベルに相当するという。（2007年発表 ITRS調査データ）
※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp
2008.10.29
2008年10月28日、シノプシスは、同社のスキャン回路自動圧縮ツール「DFT MAX」の採用企業が100社を突破した事を発表した。
プレスリリース：http://synopsys.mediaroom.com/index.php?s=43&item=621（英文）
シノプシスによると、LG、NVIDIA、ルネサス、東芝、SAMSUNGなどを含む半導体100社以上が「DFT MAX」を導入。発表では触れられていないが、国内では三洋半導体、シャープ、OKIセミコンダクタ（旧沖電気半導体部門）などでも「DFT MAX」が採用されている。
「DFT MAX」の利用メリットは、そのスキャン回路自動圧縮機能によってテストデータのボリュームを大幅に削減できる点にあり、多くの実例でテストデータを100分の1程度に削減した実績がある。テストデータの削減は、テスト工数・テストコストの削減という成果に繋がると同時に複数回テストの実現によりテスト品質の向上という恩恵も創出可能。シノプシスのインプリメントフローを利用していれば、フィジカル設計を考慮した予見性の高いテスト設計を行えるという利点もあるほか、ATPGツール「TetraMAX」と組み合わせて利用すれば、歩留まり低下に影響するテスト時の過度な電力消費も抑えることができる。
これら数多くのメリットが浸透し、多数の企業で「DFT MAX」の採用が進んでいるようだ。
※日本シノプシス株式会社
http://www.synopsys.co.jp
2008.10.28
2008年10月27日、メンター・グラフィックスは、組込みシステムにおけるマルチメディア・アプリケーション開発用のリファレンス・デザイン「Nucleus Platform Media Player」を発表した。
プレスリリース：http://www.mentor.com/company/news/nucleusplatformmediaplayer（英文）
メンターによると「Nucleus Platform Media Player」は、携帯メディアプレーヤー、パーソナル・ナビゲーション、携帯インターネット端末、携帯電話、デジカメ、車載エンターテイメント・システムなどのアプリケーション開発用に用意されたプラットフォームで、メンターの提供するロイヤリティフリーのRTOS「Nucleus OS」をベースにグラフィカル設計用のUIエンジンやコンパイラ、デバッガ、シミュレーション環境などアプリ開発用ツール一式が含まれている。
同プラットフォームを利用することで、組込みアプリの開発コスト、開発期間を削減でき、開発者は製品の差別化部分の開発に効率的に注力できるようになるという。
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
2008.10.28
2008年10月27日、アナデジ混在デザイン向けDFYツールを手掛けるドイツのEDAベンチャーMunEDA社は、アルテラとの製品ライセンス契約の拡張を発表した。
プレスリリース：http://www.muneda.com/News-71（英文）
MunEDAは2001年設立のEDAベンチャーで本拠地はドイツ・ミュンヘン。ミュンヘン大学にバックグラウンドを持つ同社創業チームが開発したDFYツール「WiCkeD」は、アナログ及びミックスドシグナル回路をターゲットとした回路最適化ツールで、アナログ回路の回路構造を解析し最適な回路トポロジーを見つけトランジスタレベルの最適化を行う事が可能。
アルテラの設計チームおよびライブラリ開発チームは、この「WiCkeD」を2年前からワールドワイドで採用しており、実際にStratixやCycloneといったFPGAの開発でイールド向上を成功させた実績を持つ。今回アルテラは、「WiCkeD」のライセンス契約の複数年更新に合意したとの事。
尚「WiCkeD」は、ドイツが本拠という事でヨーロッパでも実績のあるツールで、シリコンバレー、台湾、韓国などにも販売チャネルを持っている。日本では以前丸紅ソリューションが製品を紹介している時期もあったが、2008年6月からは日本コントロールシステムが日本代理店として製品を供給している。
※MunEDA社
http://www.muneda.com
※日本コントロールシステム株式会社
http://www.nippon-control-system.co.jp
2008.10.27
2008年10月24日、DFT専用テスタ及びDFTツールを手掛ける米TESEDA社は、同社ソリューションとメンターの故障診断ツールのインテグレーションを発表した。
プレスリリース：http://www.teseda.com/press/102408.shtml（英文）
TESEDAによると今回発表した連携は、同社のDFT専用テスタ「Vシリーズ」のメモリにメンターの故障診断ツール「YieldAssist」を接続し、スキャンロジック上の故障などデータ集約型の故障を「YieldAssist」で解析できるようになるというもので、メンターのATPGツールからテストパターンをTESEDAのDFTテスタに流し、その結果を「YieldAssist」で解析し故障候補をTESEDAのフィジカルマネジメントツールで確認するというイタレーションフローによって、レイアウト上の早期故障検出を実現する。
※TESEDA社
http://www.teseda.com
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
2008.10.24
2008年10月22日、等価性検証ツールを手掛ける米Calypto Design Systems社と動作合成ツールを手掛ける米Forte Design Systems社は、検証とインプリメンテーションを包括する最先端のSystemC デザイン･フローを発表した。
プレスリリース：https://www.eda-express.com/edalibrary/files/1224798938.pdf
両社は以前からカリプトの等価性検証ツール「SLEC System-HLS」とフォルテの動作合成ツール「Cynthesizer」を組み合わせたSystemCデザインフローを提供しているが、今回は両ツールのインテグレーションを更に強化。具体的には、「SLEC System-HLS」がユーザー定義のインターフェース、外部メモリ・インターフェースをサポートしたほか「Cynthesizer」独自の固定小数点型をサポートした。
両社の共同ソリューションは、SystemCデザインの動作合成と合成前後のSystemCコードの等価性検証をシームレスに効率化するもので、「SLEC System-HLS」は合成前のSystemCモデルのリファインメント作業においても活用可能。某国内大手電子機器メーカーは、この両社のSystemCデザインフローを使い、数百万ゲート規模の複雑なSoCの設計を成功させたという。
※両社の共同ソリューションについては、10月31日（金）に新横浜で開催される「Cynthesizer ユーザー交流会2008」にて紹介される予定
http://www.forteds.com/japan/pdf/cynthesizer2008/index.html
※カリプト・デザイン・システムズ株式会社
http://www.calypto.com
※フォルテ・デザイン・システムズ株式会社
http://www.forteds.com/japan
2008.10.23
2008年10月22日、コンスーマ機器向けのVLIW型CPUコアを手掛けるオランダSilicon Hive社は、インテルを含む複数の投資家から計700万ドルの出資を受けた事を発表した。
プレスリリース：http://www.siliconhive.com/Flex/News/Display.aspx?PageID=9112&ID=3431（英文）
発表によると、700万ドルの投資は新たな投資家Intel Capitalがリードし既存投資家のNew Venture PartnersとTVM Capitalも参加。 Silicon Hiveは調達した資金を東京を含む世界各拠点の営業強化に充てる。
またSilicon Hiveは、今回の資金調達と合わせてインテルと契約。インテルはモバイル製品向けにSilicon Hiveの技術が利用できるようになる。
Silicon Hiveは、オランダRoyal Philipsの社内ベンチャーとしてスタートした会社で、命令長の長いVLIW型CPUの技術を追求している。製品としては通信用、イメージ処理用、ビデオ処理用と3種のCPUコアを提供しており、マルチメディア処理用の新製品も展開する予定。
※Silicon Hive社
http://www.siliconhive.com
2008.10.22
2008年10月21日、2005年設立のEDAベンチャー米Gemini Design Automationは、次世代マルチスレッド技術を用いたSPICEシミュレーターを発表した。
プレスリリース：http:// www.gemini-da.com./pdfs/PR_10-20-08.pdf（英文）
Gemini Design Automationは、ケイデンスの創設者の一人として業界で有名なJim Solomon氏と元ケイデンスおよび元シノプシスのアナログシミュレーションの専門家によって設立されたEDAベンダで、今回発表したのが同社初の製品。
同製品の製品名は明らかにされていないが、発表によると最新のマルチスレッド技術の応用により、旧来からのマルチスレッドSPICEと比較してその速度は最大10倍、シングルスレッドのSPICEと比べると30倍高速で高い精度も併せ持つという。
既に同ツールを用いたテープアウト実績もあるようで、ドイツで設計サービスと半導体IPを手掛けるadvICo microelectronics社のエンジニアはその性能を競合製品以上と評している。
現在Gemini Design Automationでは、発表したSPICEシミュレーターの評価版を提供中。
※Gemini Design Automation社
http:// www.gemini-da.com./
2008.10.21
---PR---
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
Magma社、「TechTalk 2008」開催のご案内
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
世界中で高い評価を受けているインプリメンテーション・ソリューション「Talus」。
フィジカル・オプティマイゼーション機能を持つ階層設計ソリューション「Hydra」。
そしてミックスド・シグナルに対応した統合チップ・フィニッシングソリュー
ション「Titan」。マグマ社は、現在のEDAの常識を覆す「真の自動化」を可能にした
画期的なソリューションをご提供しています。6月に米国アナハイムで開催された
Design Automation Conferenceでは、「Titan」は来場者が選ぶ「Best of DAC」に選
ばれました。
つきましては、この度マグマ・デザイン・オートメーション株式会社では、このDAC
にてご好評頂きましたデモを日本の皆様にもご提供すべく、「Magma TechTalk
2008」
の開催を企画致しました。マグマ社の最新ソリューションをはじめとする最先端テク
ノロジーを是非ご検分下さい。
また、今回のセミナーでは、マグマ社CEOのRajeev Madhavanも来日し、マグマ社の
今後の方向性についてもお話させていただきます。
----------------------------------------------------------------------
■開催概要
----------------------------------------------------------------------
【開催日】2008年11月6日（木） 9:30 受付開始
【会 場】新横浜国際ホテル 2F（http://www.khgrp.co.jp/shinyoko/access/index.php）
【費 用】受講料 無料
【定 員】80名（事前登録制）
注記： 定員になり次第、受付を締め切らせていただきます。
予めご了承の程お願い申し上げます。
【アジェンダ】
アジェンダならびにプレゼンテーションの詳細は、マグマ社のウェブサイトで公開
しています。下記マグマ社ウェブサイトをご参照ください。
http://www.magma-da.co.jp/newsandevent/TechTalk2008.htm
【お申込方法】
下記、マグマ社ウェブサイトよりお申し込み下さい。ご登録いただきましたら、
Emailにて登録確認を送らせていただきます。
http://www.magma-da.co.jp/newsandevent/TechTalk2008.htm
【その他】
★同業他社のお申し込みはお断りさせていただく場合がございます。予めご了承
ください。
★会場が満席となり次第、受付を終了させていただきます。
★ご質問等ございましたら、担当、三井田（miida@magma-da.com) までお気軽に
お問い合わせください。
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
■■ マグマ・デザイン・オートメーション株式会社 http://www.magma-da.co.jp
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
2008.10.20
2008年10月20日、シーケンシャル等価性検証ツール「SLEC」を手掛ける、米Calypto Design Systems社は、同社の消費電力最適化ツール「PowerPro CG」をバージョンアップを発表した。
プレスリリース：https://www.eda-express.com/edalibrary/files/1224451637.pdf
カリプトによると今回のバージョンアップの目玉は2つ。1つは消費電力最適化機能の強化で、従来から備えているクロックゲーティング可能な箇所を見つけ論理回路を自動挿入する機能に加え、RTLコード中の既存のクロックゲーティングを認識し、それらをより効率化する機能が加わった。
もう1つはVHDLのサポートで、既存のVerilog-HDLのサポートに加えVHDLにも対応。VHDLで記述されたRTLを読み込み、自動的に消費電力を削減できるようになった。
VHDLのサポートは、ヨーロッパの設計者や国内の通信系設計者のニーズを狙ったもので、設計者は既存のVHDL資産を再利用する際に、自動的に消費電力を最適化するというメリットが得られる。
カリプトは、市販されているRTL消費電力最適化ツールはいくつかあるが、完全に自動化されたものは「PowerPro CG」だけと自負。既に多数のアプリケーション分野において数百もの設計で消費電力を削減してきた実績があるという。
尚、今回追加された新機能は既にLINUXプラットフォーム向けに出荷中。既存ユーザーには無償アップグレードとして提供される。
※カリプト・デザイン・システムズ株式会社
http://www.calypto.com
2008.10.20
2008年10月14日、アルテラは、2008年第3四半期（7?9月）の売上を発表した。
プレスリリース：
http://www.altera.co.jp/corporate/news_room/releases/financial/q308results.html
発表によるとアルテラの2008年Q3の売上は、前年同期比13%増の3億5&knm676万ドル（約363億円$=101.81yen換算）。
うち純利益は9470万ドルで前年の同時期と比較して37％増と好成績を残した。
Q3はアルテラにとって例年低調な売上げとなる四半期であるが、65nm FPGAの売上げがQ2比2倍と好調で予測値の上限に近い売上となった。
アルテラは、Q4に予定通り業界初の40nmFPGA「Stratix IV」の出荷を開始する予定となっている。
※日本アルテラ株式会社
http://www.altera.co.jp
2008.10.17
2008年10月16日、シノプシスは、財団法人 福岡県産業・科学技術振興財団（福岡IST）が、EDAツールのメイン・サプライヤーとしてシノプシスを選定し、両社間のEDAツール・ライセンス契約を拡大して締結したと発表した。
プレスリリース：http://www.synopsys.co.jp/pressrelease/2008/20081015.html
福岡ISTは、福岡県に拠点を置く科学技術研究センターでエレクトロニクス分野を中心に産官学共同プロジェクトなどを通して、地元の新興企業の成長を支援している。
今回の契約により、福岡ISTが使用可能となるツール/ソリューションは以下の通り。
配置配線ソリューション IC Compiler
論理合成ソリューション Design Compiler
RTL消費電力最適化ソリューション Power Compiler
STAソリューション PrimeTime
テストパターン自動生成ソリューション TetraMAX
Galaxyデザイン・プラットフォーム
機能検証ツール VCS
回路シミュレータ HSPICE/HSIM/HSIM-XA
Discoveryベリフィケーション・プラットフォーム
DesignWare System-level Library
Implementation Library
※日本シノプシス株式会社
http://www.synopsys.co.jp
2008.10.17
2008年10月16日、パワー・インテグリティ解析ツールを手掛ける、米Apache Design Solutions社は、2008年Q3（7月?9月）を終え同社の売上が23四半期連続で売上増を達成した事を発表した。
プレスリリース：
http://www.apache-da.com/apache-da/Home/NewsandEvents/PressReleases/10.15.08.html（英文）
アパッチによると、45/32プロセスへの移行に伴うパワー/ノイズ解析ニーズが同社の売上をドライブ。大手半導体メーカーを中心に新規顧客の獲得も順調だという。
※Apache Design Solutions
http://www.apache-da.com
2008.10.16
2008年10月15日、ケイデンスは社長兼CEOのMike Fister氏と4名の役員の辞任を発表した。
プレスリリース：
http://www.cadence.com/cadence/newsroom/press_releases/Pages/pr.aspx?xml=101508_annoucement(英文）
発表によるとケイデンスは、Mike Fister氏の辞任を受けて暫定的な会社の運営組織を創設。ケイデンスのチェアマンであるJohn B. Shoven博士、ダイレクターのLip-Bu Tan氏、CFO兼上級副社長のKevin S. Palatnik氏の3名で経営を司り、平行して新たな社長兼CEOを探していくという。
尚、Mike Fister氏の辞任と合わせて、取締役副社長のKevin Bushby氏、James S. Miller．Jr氏、William Porter氏、R.L. Smith McKeithen氏の4名の役員の辞任を発表。社長以下5名の突然の辞任の発表は、ケイデンスの経営方針の大きな転換を予想させるもので、経営不振に伴う大胆なリストラが敢行されるという情報もある。
※ケイデンス・デザイン・システムズ
http://www.cadence.com
2008.10.16
2008年10月13日、マグマは、第2世代UHF RFIDソリューション大手の米Impinj社がマグマのRTL-to-GDSIIデザインフローを標準化した事を発表した。
プレスリリース：http://www.magma-da.co.jp/newsandevent/press/2008101301.html
Impinjは、マグマのRTL-to-GDSIIフローによって設計面積を25%削減し、従来比3倍の速さでデザインの実装を完了。また、「Talus Power Pro」を用いて消費電力の最適化を行い消費電力を30%削減することに成功したという。
※マグマ・デザイン・オートメーション株式会社
http://www.magma-da.co.jp
※Impinj社
http://www.impinj.com
2008.10.16
2008年10月15日、SystemCのアサーション・ベース検証環境を手掛ける、米JEDA Technologies社は、新製品「JEDA Validation Tools Suite」を発表した。
プレスリリース：http://www.jedatechnologies.net/base/?q=node/207（英文）
「JEDA Validation Tools Suite」は、ESL（システムレベル設計）手法で用いられる抽象度の高いSystemCモデルの検証を行う環境で、コードカバレッジ、機能カバレッジ、ルールチェッカー、インテリジェント・トラフィック・ジェネレータで構成されている。
普及の進むESL手法において、各種SystemCモデルの作成は工数を要する作業で、そのモデルの品質はESL設計に大きな影響を及ぼす。今回JEDAが発表したESLモデルのための検証スイートは、SystemCモデルの検証にフォーカスしている点がユニークで、モデルの品質向上と検証の効率化に向けたソリューションとして期待される。
※JEDA Technologies社
http://www.jedatechnologies.net
※株式会社エッチ・ディー・ラボ（JEDA社代理店）
http://www.hdlab.co.jp
2008.10.16
2008年10月16日、メンター・グラフィックスは、三菱電機による同社エミュレーターの採用事例を発表した。
プレスリリース：http://mentorg.co.jp/news/2008/081016.html
メンターによると三菱電機では、次世代HDTV用ビデオ・デコーダIPの検証にメンターのエミュレーター「Veloce」を採用。実画像データを使ったハード/ソフトの協調検証を「Veloce」で高速に実行しサインオフを完了した。
三菱電機では数年前からエミュレータを用いた効率的な検証を進めているが、大規模なデザイン対応や高速なコンパイル速度、MHzクラスのランタイムといった「Veloce」のメリットを買い旧来製品からの移行を決定。HDTVビデオ・デコーダのエミュレーションでは60個以上のバグをテープアウト前に発見できたという。
※メンター・グラフィックス・ジャパン株式会社
http://mentorg.co.jp
2008.10.16
2008年10月16日、ケイデンスは、同社の検証IP製品群の拡充を発表した。
プレスリリース：http://www.cadence.co.jp/news/h20-10-16.html
発表によるとケイデンスは、伊Yogitech SpA、 米IntelliProp Inc.、およびセルビアのHDL Design Houseの3社から検証IP資産を獲得し、自社の検証IP製品群を拡充。そのラインナップを一気に5倍に拡大した。
これによりケイデンスの検証IP製品群は、ワイヤレス、ネットワーク、ストレージ、マルチメディア、自動車などのアプリケーション向けに30種類以上の標準プロトコルをサポート。ISystemVerilogとe言語双方に対応した多言語をサポートするOVMの新バージョンや、プロトコルの仕様の準拠を測定するケイデンス独自の技術「Compliance Management System」と合わせて、機能検証の効率化を実現する。
※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp
2008.10.15
2008年10月15日、ESLツールの開発・販売とシステムレベル設計サービスを手掛ける、礎デザインオートメーションは、同社製品「FP-Fixer」を富士通九州ネットワークテクノロジーズが採用した事を発表した。
プレスリリース：http://www.ishizue-da.co.jp
「FP-Fixer」は礎ＤＡが自社開発したＣコードの自動最適化ツールで、DSPやカスタムハードウェアの設計をターゲットに、Cコード上の浮動小数点演算を自動的に固定小数点演算に変換する事ができる。入力されるCコードに対して出力されるのは、演算に最適なビット幅が確定された状態のCコードで、HW向けのCコード、汎用DSP（SW）向けのCコード、メンター・グラフィックスのクラスライブラリ形式（AlgorithmicC）の出力が可能。将来的にはSystemCコードの出力もサポートされる。
富士通九州ネットワークテクノロジーズは、信号処理設計における浮動小数点の固定小数点化作業を効率化する目的で「FP-Fixer」を採用。完全な自動化ソリューションである事に加え、ベースとなるシミュレーション速度の速さから生産性の向上を見込み採用に至ったという。
尚、礎DAでは、「FP-Fixer」に続くシステムレベル設計分野をターゲットとしたファミリ製品の開発を進行中。動作合成ツールの研究開発経験を生かし、システムレベル設計の自動化促進に向けて様々なアプローチのツールを提供していく予定だという。
※株式会社礎デザインオートメーション
http://www.ishizue-da.co.jp
※富士通九州ネットワークテクノロジーズ株式会社
http://jp.fujitsu.com/group/qnet/
2008.10.14
2008年10月13日、ベルギーの研究機関IMECは、東芝が同社の動的再構成プロセッサ技術のライセンスを取得した事を発表した。
プレスリリース：
http://www2.imec.be/imec_com/toshiba_licenses_imec__08217_s_power-efficient_flexible_processor_technology.php
発表によると東芝がライセンスを取得したのは、IMECが次世代の携帯端末向け技術開発プログラム「M4：Multi-mode Multimedia Program」で開発した、「ADRES」と呼ばれる動的再構成プロセッサのテンプレートとその開発環境（コンパイラ）。
ADRES：architecture for dynamically reconfigurable embedded systems
「ADRES」は、シングルおよびマルチ・プロセッサで構成されるワイヤレス・システムやマルチメディア処理システム向けに開発されたプロセッサ・アーキテクチャで、東芝は同技術をマルチプロセッサ・ワイヤレス・ベースバンド・システムのチップ開発に適用する予定。同技術によってギガビット/秒というスピードで無線ダウンロードが実現できるという。
尚、IMECは、ギガビット/秒の復調を実現するプロセッサの開発でも東芝と協力していく予定だとしている。
※IMEC：http://www2.imec.be/
2008.10.14
2008年10月13日、メンター・グラフィックスは、同社の配置配線ツール「Olympus-SoC」の機能アップを発表した。
プレスリリース：http://www.mentor.com/company/news/mentorgraphicsolympussocplaceroute（英文）
発表された「Olympus-SoC」の新技術は、配置配線処理の中で行われるタイミング解析と最適化をそれぞれ並列に処理するという機能で、8個のCPUで同機能を実行するとタイミング解析で約7倍、最適化処理で約4倍のランタイムを実現可能だという。（従来比）
既にNECエレクトロニクスでは、この「Olympus-SoC」の新技術を3000万ゲート以上、4モード/4コーナー、メインクロック200Mhz、クロック150以上の画像処理用LSI「EMMA」の設計に適用。その結果、「感動するほどの」工数削減効果を得られたとしている。
尚、同機能はオプション扱いで、その利用に当たっては追加コストが必要となる。
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp/
※NECエレクトロニクスの画像処理LSI「EMMA」
http://www.necel.com/applications/ja/consumer/digital/emma/index.html
2008.10.14
2008年10月14日、コンフィギュラブル・プロセッサを中心としたプロセッサ・コアを手掛ける、米テンシリカ社は、パナソニックモバイルが同社のコンフィギュラブル・プロセッサ「Xtensa LX2」を採用した事を発表した。
プレスリリース：http://www.tensilica.co.jp/news_events/pr_2008_10_14.html
パナソニックモバイルは、今回携帯電話用ベースバンド・プロセッサLSI向けに「Xtensa LX2」を採用。複数の異なるコンフィギュレーションのXtensaプロセッサを開発する予定だという。
「Xtensa LX2」は、非常に高い水準のスピードと低消費電力を実現すべく簡単に最適化することが可能なため、ベースバンドDSPアプリケーションに適しており、従来のSOC設計手法と比較して設計のリスクを低減させながら格段に早い製品開発が可能となる。
今年に入ってから同社のコンフィギュラブル・プロセッサ・コアは、富士通やNECも携帯用LSI向けに採用している。
※テンシリカ株式会社
http://www.tensilica.co.jp
2008.10.13
2008年10月13日、ファブレス半導体企業の業界団体GSA（Global Semiconductor Alliance）は、2008年Q2（4月>>6月）の世界のファブレス企業の売上合計を発表した。
プレスリリース：http://www.gsaglobal.org/publications/financials/index.asp（英文）
GSAによると2008年Q2の売上は、前年同時期比4％増、年間売上前年比9％増の139億ドル（約1兆4175億円、＄＝101.98yen換算）を記録。四半期ベース、年間売上ベースで前年比アップとなったが、Q1時点では前年比16％増の売上を記録していたため、今回のQ2の数字は市場の勢いが減速傾向にあることを示している。
世界半導体売上のQ2合計は、前年同時期比2％減、年間売上前年比5％増の674億ドル（約6兆8734億円、＄＝101.98yen換算）、Q1＋Q2の上半期合計は1361億ドルを記録しており、全半導体売上に占めるファブレス企業のパーセンテージは約20％となっている。
※GSA：http://www.gsaglobal.org/
2008.10.11
2008年10月9日、米EDA Consortiumは、2008年度第2四半期（4月?6月）の世界EDA売上報告を発表した。
プレスリリース：
http://www.edac.org/downloads/pressreleases2008/MSS_Q2_2008_PressRelease_20080925_FINAL.pdf（英文）
発表によると、2008年Q2（4月?6月）の世界のEDA売上総額は、前年比3.7％減の13億5740万ドル（約1358億円、＄＝100.1yen換算）。Q1で前年比1.2％減と3年ぶりに前年割れを記録したが、Q2に入り更に前年実績との開きが大きくなった。世界的な経済不況の影響は益々深刻化しており、Q3（7月?9月）はQ2をはるかに上回る売上鈍化が予想される。
2四半期連続の売上減少の最大の要因は、EDA全売上の半分以上を占める北米市場の冷え込みで、欧州、日本と前年比2ケタUPの売上を記録しているのに対し、北米市場の売上は前年比13.3％減。製品分野別の売上でみると、PCB/MCM分野とサービス分野は大きく売上を伸ばしたが、その反面、IC Physical Design & Verification分野が大きく売上を落とした。
ちなみに業界における雇用人員数は、前年比7％増の28004名と厳しい状況の中、Q1に続いて増加傾向にある 。
2008年Q2の分野別の売上と昨年同時期との比較は以下の通り。
※＄＝100.1yen換算（Q1レポート時のレートは＄＝107.13yenだった）
■CAE分野 5億2470万ドル（約525億円）2.6％Down
■IC Physical Design & Verification分野 3億1710万ドル（約317億円）20.2％Down
■IP分野 2億6490万ドル（約265億円）1.6％Down
■サービス分野 1億900万ドル（約109億円）28.5％Up
■PCB/MCM分野 1億4160万ドル（約141億円）19.3％Up
2008年Q2地域別の売上と昨年同時期との比較は以下の通り。
■北米 5億8500万ドル（約585億円）13.3％Down
■ヨーロッパ 2億7340万ドル（約273億円）10.5％UP
■日本 2億8180万ドル（約282億円）13.7％UP
■アジアその他地域 2億1710万ドル（約217億円）9％Down
※EDAC（EDA Consortium）http://www.edac.org
2008.10.10
2008年10月9日、メンター・グラフィックスは、熱流体解析ソフトウェアを手掛けるの英Flomerics社の買収を発表した。
プレスリリース：http://www.mentor.com/company/news/mentoracquiresflomerics（英文）
買収条件などの詳細は明らかにされていないが、メンターによるとFlomerics社はメンターのMechanical Analysis Divisionとしてマージされる予定で、Flomerics社のCEO Gary Carter氏が同部門のトップに納まる見通し。
Flomerics社は、エレクトロニクス設計向けの熱流体解析ソフトやPCB向けの熱設計ソフトを提供しているが、主力はEFD製品と呼ばれるメカニカル設計向けの熱流体解析ソフトで、同ソリューションが加わる事によって、メンター製品のターゲット市場は更に拡大する。
※EFD：Engineering fluid dynamics
※メンター・グラフィックス・ジャパン株式会社
http://www.mentorg.co.jp
※Flomerics社
http://www.flomerics.com
2008.10.09
2008年10月8日、ケイデンスは、22nmノード以降をターゲットとしたSMOのための新技術を発表した。
※SMO：Source-Mask Optimization（マスク形状と光源の照度を同時に最適化する手法）
プレスリリース：
http://www.cadence.com/cadence/newsroom/press_releases/Pages/pr.aspx?xml=100808_tessera（英文）
発表によると、「Optimized custom litho source illumination」と呼ばれる新技術は、エレクトロニクス製品の小型化技術を手掛ける米Tessera Technologies社との共同開発によって生み出されたもので、ケイデンスのRETフローにインテグレーションされ、プロセスウィンドウ下での二次元レイアウト構造の転写を強化。パターンに忠実でより正確なリソグラフィを実現しイールド向上に貢献するという。
※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp
※Tessera Technologies社
http://www.tessera.com/JP
2008.10.08
2008年10月7日、ケイデンスは、サンタクララで開催されている「ARM Developers Conference」にて、ARMと共同開発したSW/HWエミュレーション環境を発表した。
プレスリリース：
http://www.cadence.com/cadence/newsroom/press_releases/pages/pr.aspx?xml=100708_arm（英文）
発表されたSW/HWエミュレーション環境は、ケイデンスのハードウェアベース・エミュレーション/アクセラレーションシステム「Palladium?」をベースに、ARMの「RealView Debugger」、プロセッサIP、ケイデンスの検証IP「SpeedBridge adapters」で構成されており、マルチメディア、グラフィック、ネットワークストレージといったアプリケーションをターゲットにARMベースのデザイン検証を加速。 ARMデザイナーは、全てのARMコアがサポートされている同環境を用いることで、オーディオファイルの再生やビデオファイルのキャプチャ、Webブラウジング、Linuxブートといった検証やソフトウェアのデバッグを容易に実行することができる。
既にNVIDIAでは、インサーキット・エミュレーションとトランザクションベースのアクセラレーションという2つの用途で同システムを採用。先進のプロセッサー開発に役立てていると言う。
尚、「ARM Developers Conference」は日本でも10月22日（水）に品川で開催されるが、日本ケイデンスの出展の予定は無い。
※セミナー情報：http://www.jp.arm.com/event/forum2008.html?banner_id=af08w_02
※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp
※アーム株式会社
http://www.jp.arm.com
