NEWS
2009.04.28
2009年4月27日、カスタム設計環境と論理デバッグ環境を手掛けるEDAベンダSpringSoftと台湾半導体大手のUMCは、UMC 65nmテクノロジに対応したファウンダリ認定済みの「Laker プロセスデザインキット（PDK）」を発表した。
プレスリリース文
発表された「Laker-UMC PDK」はSpringSoftとUMCがSpringSoftの「Laker Custom Layout を使用して共同開発したもので、両社共通の顧客の特殊設計や最新の製造条件に対応。ミックス・シグナル・モード・テクノロジと低誘電率絶縁体プロセスを含むUMC 65nm CMOSスタンダード・ロジック・プロセスをサポートしている。
同PDKには、ミックスドシグナル、RF CMOS、組込みメモリなどのオプションが用意されており、それらを実装することでユーザーは独自のプロセス・カスタマイズが可能。PDKにはデバイスシンボル、高度に最適化したパラメータ・セル（Laker MCells）、事前認証済みの設計ルールと最新テクノロジーファイルが含まれており、UMCの顧客がオンラインで利用することができるという。
※SpringSoft社
※UMC社
2009.04.27
2009年4月22日、ザイリンクスは、2009会計年度第4四半期（09年1-3月）の売上を報告した。
プレスリリース文
ザイリンクスの2009 会計年度Q4 (09年1-3月) の売上は、前年比17％減、前期（Q3）比14％減の3億9500万ドル。営業利益は7050 万ドルと前年同時期のほぼ半分となった。
2009会計年度の売上合計は、18億3000万ドルで前年比1％減。営業利益は3億7560万ドルと前年の3億7400万ドルを上回った。
Q4売上は経済状況を反映して前期Q3を上回る落ち込みとなったが、無線通信関連の需要に引っ張られ65nmFPGA Virtex®-5ファミリの売上は好調。製品カテゴリとしては唯一前年を上回る結果を残した。
地域別の売上でみると日本市場の売上が最も落ち込みが激しく、年間売り上げは前年比35％減。昨年まで全売上の11％を占めていた日本市場の売上は、8％まで落ち込んだ。
※ザイリンクス株式会社
2009.04.24
2009年4月21日、LogicVisionは2009年第1四半期（1月-3月）の売上を報告した。
プレスリリース文
発表によると、LogicVisionの2009年Q1（1月-3月）の売上は前年同時期より微増の310万ドルで、純損益は前年同時期の130万ドルから約10万ドルへと大きく減らした。※金額は全てGAAP基準による会計結果
Q1は営業利益だけでみると過去7年間で最高を記録。しかし、ビラージロジックからの買収提案に対する対策など経営上の経費がかさみギリギリ赤字という結果に終わった。
LogicVisionはQ2の売上を290-300万ドルと予測している。
※LogicVision社
2009.04.23
2009年4月21日、アルテラは、2009会計年度第1四半期（2009年1-3月）の売上を報告した。
プレスリリース文
アルテラの2009会計年度Q1 (2009年1-3月) の売上は前年比21％減の2億6460万ドル。純利益は4400万ドルと前年同時期のほぼ半分の数字となった。
前期の2008年Q4（2008年10-12月）の売上は前年比3％減に留めていたが、やはり世界的経済不況の影響は避ける事が出来なかった。 しかし、この結果は予測の範囲内の数字で、アルテラは2009年の売上を前年比15-25％減と予測している。
尚、総売上は減少しているものの、中国における無線関連の売上は倍増、12月に出荷した40nmFPGAの売上は順調だという。
※日本アルテラ株式会社
2009.04.23
2009年4月22日、メンター・グラフィックスは、新たな自動車向けソリューション「Volcano™ Vehicle Systems Architect」を発表した。
プレスリリース文
メンターの新製品「VSA」は、アーキテクチャの検討から実装まで、AUTOSARベースの車輌システムおよび組込みソフトウェア設計を可能とするツールで、AUTOSAR標準を組み込んだモデル・ドリブンの設計プロセスに重点を置いている。
メンターは、2005年に買収したVolcano Communications Technologies社の資産をベースに「Volcano」ファミリとして、FlexRay、CAN、LINによる車載ネットワーク設計をサポートするツールを提供しており、今回発表した新製品はそれらツールの機能も包含した上で更に車輌システム全体の設計を視野に入れたもの。
世界的な普及が見込まれているAUTOSAR標準に対応する開発ツールは、主に欧州を中心に様々なベンダが乱立しつつあるが、EDAの世界で同分野に対する明確なソリューションを提供しているのはメンターだけ。メンターは、古くからハーネス設計ツールを提供している他、組込みソフト開発に対するソリューションも提供しており、AUTOSARを取り巻く車載システム分野に積極的に取り組んでいる。
※メンター・グラフィックス・ジャパン株式会社
2009.04.22
2009年4月21日、TSMCは、業界初となるミックスド・シグナルおよびRF設計向けリファレンス・デザイン・キットを発表した。
プレスリリース文
発表されたRDKは、ケイデンスとの協業によって実現されたもので、ケイデンスのカスタム設計プラットフォーム「Virtuoso」を採用。既に65nmプロセス技術向けに利用可能で、同キットを用いたPLL設計の実績もある。
RDKの中には、ビデオ・チュートリアル、マニュアル、PLLリファレンス設計データベース、設計フローと手法の紹介ドキュメント、シリコン・テスト・レポート、リリース・ノート、TSMC 65nmプロセス・デザイン・キットが含まれており、これらを用いる事でミックスド・シグナルおよびRF設計を加速できるという。
※関連プレスリリース文
ケイデンスとTSMC、65ナノメーター・プロセス・テクノロジ向けのMixed-Signal/RF Reference Design Kitを提供
※TSMC社
※日本ケイデンス・デザイン・システムズ社
2009.04.22
2009年4月21日、アナログ/ミックスドシグナル設計統合環境およびMEMS向け設計環境を手掛けるTanner EDAは、同社のEDAツールを知的医療の米プロテウス・バイオケミカル社が採用した事を発表した。
プレスリリース文
プロテウス・バイオケミカルは、最先端の電子技術・通信技術を用いた医療アプリケーションを手掛ける知的医療のパイオニアで、世界経済フォーラム主催2009年テクノロジ・パイオニア・アワードを受賞した実績の有る企業。
Tannerによると、プロテウス・バイオケミカルは、ミクロサイズの組込型デバイス、能動電子機器保護レイヤー、体内摂取可能なイベントマーカーといった医療用製品をTannerのツールで開発。説明が不要なほど分かり易く使い易いツールとしてTannerのツールを評価している。
※Tanner EDA
※プロテウス・バイオケミカル社
2009.04.22
2009年4月20日、ESLツール大手のコーウェアは、仮想環境ベースのソフトウェア開発に関するルネサステクノロジとの協業を発表した。
プレスリリース文
発表によるとコーウェアとルネサスは、協力してSHベースのシステム開発をターゲットとした仮想プラットフォーム･ベースのソフトウェア開発環境を構築。同環境をルネサスの顧客に提供する事で、ソフトウェア開発の生産性向上とコスト削減、TAT短縮の実現を目指す。
両社は既にSH-4Aプロセッサの高速モデルおよび、シングル/マルチコア・リファレンス仮想プラットフォームを開発しており、それら環境を2009年第2四半期に早期顧客向けにリリースする予定。次世代マルチコアEXREAL、SH-Navi、およびSH-Mobileプラットフォームの仮想開発環境の開発も進めていくという。
※コーウェア株式会社
2009.04.22
2009年4月22日、SystemCのモデリングサービスを手掛けるインドのCircuitSutraTechnologies社は、STARCの「TLモデリングガイド第2版」に準拠したSystemCデモモデルの公開を発表した。
プレスリリース文
今回CircuitSutraが開発したSystemC デモモデルは、SystemC トランザクション・レベル・モデリングの普及を目指して用意されたもので、同モデルを演習教材として利用することで、STARCの「TLモデリングガイド」を効率的に習得することができる。
具体的には、汎用タイマー、割り込みコントローラ、イニシエータなどがデモモデルの中に含まれており、そのコーディングスタイルに従う事で「TLモデリングガイド」で説明されている、計算機能と通信機能を分離したモデル構造、TLM APIの実装方法、抽象レベルの使い分けなどを学ぶ事が可能。同モデルは、STARCの検証によって「TLモデリングガイド準拠」のお墨付きをもらっており、CircuitSutraのWebサイトより無料でダウンロードする事ができるという。
図は、デモモデルセットで使用している８２５４タイマのトランザクション・レベルのブロックダイアグラム。
STARCガイドラインで推奨する計算部（コア）と通信部（ラッパ）を分けた構造になっている。
関連記事：
インドのCircuitSutra社が英GreenSocsとSystemCデザインサービスで提携
STARCならではの仕事、TLモデリングガイドとIP機能検証ガイド
※CircuitSutraTechnologies社
※STARC（株式会社半導体理工学研究センター）
2009.04.21
2009年4月20日、CAEシミュレーションソフトの大手米Ansys社は、パワー・エレクトロニクス向けのマルチドメイン・シミュレータ「Simplorer」の最新バージョン8.0のリリースを発表した。
プレスリリース文
「Simplorer」は、Ansysが昨年3月に買収したAnsoft社の製品で、大規模パワー・エレクトロニクス向けのマルチドメイン・シミュレータとして自動車業界でデファクトツールとなっており、モータやアクチュエータの設計で利用されている。
今回のバージョンアップでは、GUIが一新され計算能力を強化。他のAnsoft製品とのダイナミックな連携がサポートされたほか、サードパーティ製シミュレータとのインテグレーションも改良されたという。
関連記事：CAEシミュレーションの米Ansysが米Ansoftを8億3200万ドルで買収
※アンシス・ジャパン株式会社
2009.04.20
2009年4月20日、米Oracleは、米Sun Microsystemsの買収を発表した。
プレスリリース文
http://www.sun.com/aboutsun/media/presskits/2009-0420/index.jsp（サン）
発表によると、OracleはSunの全株式1を1株あたり9ドル50セントで買い取る予定でその総額は74億ドル。負債などを差し引くと今回の買収額は56億ドルとなる計算。
Sunは経営状況の悪化により身売りが噂されていたが、その本命はIBMという見方が一般的だった。IBMとの交渉決裂を受けて次に選んだのがOracleとされており、OracleはSunの買収により、これまで自社事業に無かったハードウェア市場に進出することになる。
※Oracle http://www.oracle.com/
※Sun Microsystems http://www.sun.com/
2009.03.12
---PR---
==================================================================
EVE 0-Bug Conference 2009 Spring 開催のご案内
==================================================================
ハードウェア/ソフトウェア協調検証の世界的リーダー、日本イヴは来る3月18日(水)に、東京・品川にて、無償セミナーを開催します。
検証の速度と効果を飛躍的に高めるソリューションの代名詞となりつつあるZeBuの最新情報に加え、すでにZeBuをご活用いただいている富士通マイクロソリューションズ様からの"ZeBuに対する本音"をHW/SW協調開発、高位合成との連携、トランザクタ作成の三点を中心にお話しいただきます。
さらに、日本シノプシス様からVCSとVMMの最新情報もご紹介します。
これからの論理検証にご興味のある皆様、必見のセミナーです！
≪開催日時≫
日程: 2009年3月18日(水)
時間: 13:00 ? 17:30
場所: 東京コンファレンスセンター (東京・品川)
≪セミナー内容≫
１．富士通マイクロソリューションズ様による ZeBu 適用事例
★ HW/SW協調開発
ARMベースSoC向けSW開発の早期化に貢献！
★ 高位合成ツールとの連携
C合成結果を含むSoC性能評価をZeBuで加速！
★ ユーザによるトランザクタ作成
カスタム・トランザクタでデバッグ環境を強化！
２．VCS/VMM の最新動向と VMM HAL による高速検証環境
３．ZeBu V4.3_3 の新機能紹介と実践的活用テクニック
代表的な新機能：
★ 業界最高速合成エンジン zFAST
★ SVA (SystemVerilog Assertions) サポート
★ 高速・柔軟な波形トレース Flexible Probe
４．PCIe や AXI など、強化されたトランザクタ・ライブラリ
本セミナ―の詳細及びお申し込みは：
http://eve-japan.co.jp/event/event_zerobug_090318.html
------------------------------------------------------------
日本イヴ株式会社
神奈川県横浜市新横浜2-7-17 KAKiYAビル4F
TEL: 045-470-7811 FAX: 045-473-7814
Email: js@eve-team.com
http://www.eve-japan.co.jp/
2009.03.12
2009年3月11日、仮想プロトタイピング向けのESLソリューションを手掛ける米Carbon Design Systems社は、仮想プラットフォーム用のARM Cortex-A9モデルのリリースを発表した。
プレスリリース文
カーボンの発表によると今回リリースしたのは、ARMのマルチコア・プロセッサ「ARM Cortex-A9 MPCore」と AMBA 3 Interconnect (PL301) matrixを含むARMの周辺回路のIP「PrimeCells」のモデルで、いずれもARMのRTLコードを基に「Carbon Model Studio」で開発したもの。
カーボンは、以前から手掛けていた仮想プラットフォーム向けのモデルを自動生成する環境「Carbon Model Studio」に加え、昨年7月よりARMから受け継いだ仮想プロトタイピング環境「ARM SoC Designer」の開発・販売を開始しており、今回発表したARM Cortex-A9モデルは同環境で利用可能。迅速な仮想プラットフォームの構築とソフトウェアの先行開発に活用できる。
※カーボン・デザインシステムズ・ジャパン株式会社
2009.03.12
2009年3月11日、メンター・グラフィックスとエッチ・ディー・ラボは、トレーニング・プログラムに関する両社のパートナーシップの締結を発表した。
プレスリリース文
発表によると今回の両社のパートナーシップは、メンターの提供するトレーニング・プログラム「PASSBOOK」にエッチ・ディー・ラボのトレーニング・プログラムが加わるというもの。「PASSBOOK」を所有するメンターの顧客は、エッチ・ディー・ラボのトレーニング・プログラムも利用可能となり、SystemVerilogを始めとした各種設計言語や設計テクニックに関するトレーニングに参加できるようになる。
メンターの「PASSBOOK」は、年間を通じて迅速かつ柔軟にトレーニングが受講できるプログラムで、ユーザの複数部署、事業所、関連会社で共有することが可能。効率の良いツール立上げ、機能・技術習得において高い実績を上げてるという。
※株式会社エッチ・ディー・ラボ
※メンター・グラフィックス・ジャパン株式会社
2009.03.10
2009年3月10日、アナログ／RFおよびミックスシグナル設計向けの検証ソリューションを手掛ける、米Berkeley Design Automation社は、同社の回路シミュレーターAFS（Analog FastSPICE）とAFS Nano（Analog FastSPICE Nano)が米SiTime社に採用された事を発表した。
プレスリリース文
SiTimeは、水晶振動子に変わるメカ式のMEMS振動子を手掛ける企業で、きわめて高精度が求められる最先端のタイミング回路の検証向けに「AFS」と「AFS Nano」を採用。従来は非現実的または不可能とされていた側面の検証が可能となったほか、ブロックレベル、複合ブロックレベル、回路全体と各検証の効率化を実現しているという。
「AFS」は、SPICE精度で従来比5-10倍の高速処理、100万素子以上キャパシティを誇る回路シミュレータで、アナログ/ミックスドシグナル/RF設計向けのノイズ解析オプションも備えている。「AFS Nano」は、「AFS」の廉価版でキャパシティの制限はあるが年間僅か1900ドルという価格で購入できる。
※Berkeley Design Automation社
※SiTime社
2009.03.10
2009年3月9日、シノプシスは、同社がタンドラ・セミコンダクター社にEDAツールのメイン・サプライヤとして選定された事を発表した。
プレスリリース文
タンドラ・セミコンダクターは、カナダのオンタリオ州に本社を置くファブレス半導体メーカーで、主力製品はPCI/PCI Expressブリッジ、VMEブリッジ、RapidIOスイッチなどのバスブリッジLSI。4年前からシノプシスとの協力関係をスタートさせ、その実績として最先端プロセスを用いた様々な製品のテープアアウトに成功。この度晴れてシノプシスをEDAツールのメイン・サプライヤに選定した。
タンドラ・セミコンダクターのコメントによると、シノプシスはEDAツールのサプライヤとしてだけではなく、製品開発に対する各種サービスの提供やIPの提供といった面でも信頼を得ているようだ。
※タンドラ・セミコンダクター社
※日本シノプシス株式会社
2009.03.08
2009年3月5日、メンター・グラフィックスは、STマイクロエレクトロニクスが32nm設計フローにて、同社の複数製品を標準ツールとして認証した事を発表した。
プレスリリース文
発表によるとSTマイクロは、32nm設計フローの標準ツールとしてメンターの「Design-to-Siliconプラットフォーム」を認証。同プラットフォームには、配置配線ツール「Olympus-SoC」、DFMソリューションを含む物理検証プラットフォーム「Calibre」、ライブラリ・セルのキャラクタライゼーション用SPICEシミュレータ「Eldo」が含まれている。
STマイクロは、旧Sierra社時代から配置配線ツール「Olympus-SoC」を採用しており、90nmプロセス以降、複数の設計を「Olympus-SoC」でテープアウトしている。
※メンター・グラフィックス・ジャパン株式会社
2009.03.07
2009年3月3日、メモリIPの大手ビラージロジックは、NECエレクトロニクスの40nmプロセス向けに同社のメモリIPが採用された事を発表した。
プレスリリース文
NECエレクトロニクスは、2002年にビラージロジックのメモリIPを採用して以来、同社とのパートナーとしての提携を継続。今回、先進の40nmSoCの開発に向けて、ビラージの新しいSiWareメモリコンパイラ、SiWareロジックライブラリ、およびSTAR（Self-Test and Repair）メモリシステムの採用を決定した。
※ビラージロジック株式会社
2009.03.03
2009年3月3日、インテルとTSMCは、インテルの「Atom」CPUコアをTSMCのテクノロジー・プラットフォームに移植する事で合意した事を発表した。
プレスリリース文
発表によるとインテルは、自社の顧客がAtom SoCをより広範なアプリケーションで使用できる体制を構築するために既に実績のあるTSMCと提携。この提携によりインテルは、Atom SoCの市場機会を更に拡大できるというメリット獲得。TSMCは、インテルのアーキテクチャ市場に対応するため、テクノロジー・プラットフォームを拡張する。
インテルは、ミニノートPCの需要増により「Atom」の出荷数が増加中。不況の中、2008年第2四半期から第3四半期にかけて8.3％も出荷数が増加している。
※TSMC社
※Intel社
2009.03.03
2009年3月2日、セル・キャラクタライゼーション・ツールを手掛ける、米ALTOS Design Automationは、同社のセル・キャラクタライゼーション・ツール「Liberate」をアルテラが採用した事を発表した。
※間もなくALTOS社Webサイトにプレスリリースが掲載されると思います。
http://www.altos-da.com/
発表によるとアルテラは、同社のストラクチャードASIC「Hard Copy ?」および「Hard Copy ?」で使用する専用セル・ライブラリのキャラクタライズ用にALTOSの「Liberate」を採用。40nmプロセスを利用した最先端の「Hard Copy」を最適化するために、自社のカスタム・セルをリキャラクタライズするという。
「Liberate」は、高速・高精度なキャラクタライズを実現するツール。同社はSSTA用やエンベデッド・メモリ用のセル・キャラクタライゼーション・ツールも提供している。
※ALTOS DESIGN AUTOMATION社
※丸紅情報システムズ株式会社（ALTOS社製品国内代理店）
2009.03.03
2009年3月1日、米SIA（Semiconductor Industry Association）は、2009年1月の世界半導体売上高を発表した。
プレスリリース文
SIAの報告によると、2009年1月の世界半導体売上高は153億ドルで前年同時期の215億ドルに対して-28.6％と大幅減。2008年12月の売上高174億ドルに対しても-11.9％減という結果に終わった。
※SIA
2009.03.02
2009年3月2日、3次元半導体技術とEDAソリューションを手掛ける、リキッド・デザイン・システムズは、米Fastrack Design社の大規模アナログ/ミックスシグナルシミュレータ「mSPICE」とクロックツリー/クリティカルパス解析ツール「Spice Track-CP」の販売開始を発表した。
プレスリリース文
リキッド・デザイン・システムズは、2008年6月創業の国内ベンチャーで、代表取締役の遠山直也氏をはじめとした創業者4名の半導体業界にける経験・実績をベースに、3次元半導体技術のライセンスやEDAツールの販売などを行っている。
今回販売開始を発表したFastrack Design社の製品は、EDAツールとして同社初となる取り扱い製品で、SPICEシミュレータ「mSPICE」は、100％SPICE精度＋高速実行がウリ。回路リダクション無しに100％精度のSPICEシミュレーションを実行する「mSPICE」は、単一マシン上におけるマルチスレッドと複数マシンによる分散処理に対応しており、従来SPICEシミュレータよりも10倍から1000倍高速な処理を実現。既にその性能は実デザインのプリ及びポスト検証で実証済みとしており、246万トランジスタのデコーダにおけるミックスシグナル検証にて、1CPUで70時間要した検証を4CPUで24時間で収束したというベンチマーク結果があるという。
ASICデザインサービスを手掛けているFastrack Design社が開発した製品ということもあり、「mSPICE」は使い易さも重視されており、GUIとデバッグ環境も自慢の一つ。従来設計データとの互換性もさることながら、多数のトランジスタモデルに対応している。
。
もう一つのクロックツリー/クリティカルパス解析ツール「Spice Track-CP」は、レイアウト後のフルチップレベルから抽出された電源ネットワークを考慮したクロックツリーおよびクリティカルパス解析を100％精度で実現。1000万素子のシミュレーションにも対応可能で、verilog、spef、lef、def、sdc等の業界標準フォーマットをサポート。クロックツリーの解析というニーズに対してこれまで市販ツールに無かったキャパシティとパフォーマンスを提供してくれる。
※株式会社リキッド・デザイン・システムズ
※Fastrack Design社
2009.03.02
2009年3月2日、メンターは、株式会社半導体先端テクノロジーズ（Selete）が、EUVフレアのシミュレーションと補正技術の研究に「Calibre nm Platform」を選択したことを発表した。
プレスリリース文
http://www.mentorg.co.jp/news/2009/090302.html
発表によるとSeleteは、メモリおよびロジックIC向けEUV研究プログラムにおいて、フレアのシミュレーションと補正技術の研究に「Calibre nm Platform」を採用。EUVの強いフレア効果を正確にモデル化するフレア・モデリング機能とその補正能力を評価した結果の選択だったという。EUV：Extreme UV Lithography（極端紫外線リソグラフィ）
EUVリソグラフィは22nm以降で有力視されている技術であるが、フレアと呼ばれる散乱光が問題となっており、SeleteではプロセスTEGを使い散乱光のレベルのシミュレーションや描画イメージに対する散乱光の効果の補正などについて研究している。
※メンター・グラフィックス・ジャパン株式会社
※Selete：株式会社半導体先端テクノロジーズ
2009.03.01
2009年2月25日、低消費電力化のためのクロックツリー合成ツール「PowerCentric」を手掛ける、米Azuro社は、新製品「Rubix」のリリースを発表した。
プレスリリース文
発表によるとAzuroの新製品「Rubix」は、フィジカル最適化とクロックツリー合成をコンカレントに処理するツールで、理想的なバランスをベースとしたクロックツリー合成ではなく、リアルなクロックに基づいてタイミングを最適化することが可能。これによりチップ速度を20％程度改善できる。
Azuroは、フィジカル最適化とクロックツリー合成を統合した「Rubix」のアプローチをバックエンド設計における革新的なステップだと主張しており、同社の主要顧客の一つであるNVIDIAの技術者やEDA業界のアナリストGary Smith氏もこれに賛同している。
Azuroは、クロック・ゲーティング挿入とクロックバッファ挿入を統合したクロックツリー合成ツール「PowerCentric」を提供しており、「Rubix」はまず「PowerCentric」ユーザーに先行リリースされ、一般顧客には今年4月から提供される予定。
※Azuro社
2009.02.28
2009年2月25日、ケイデンスは、AMDがグラフィックス・チップの開発で同社のアクセラレータ/エミュレータ「Palladium II」を使用した事を発表した。
プレスリリース文
発表によるとAMDは、世界初のテラフロップス･グラフィックス･チップ「ATI Radeon HD 4800」シリーズのデザイン検証にて昨年ケイデンスのアクセラレータ/エミュレータ「Palladium II」を活用。同グラフィックス・チップは8億トランジスタを集積するAMD製チップで最も複雑なもので、ハードおよびソフトのシステム動作検証にて「Palladium II」が適用された。
AMDのデザインチームは、「Palladium II」を用いてASIC設計サイクルの早期段階で迅速にシステムレベルの検証環境を構築。ソフトウェアのデバッグを加速させTAT短縮と品質向上を実現した。
「Palladium II」は専用プロセッサを搭載したアクセラレータ/エミュレータで、FPGAベースのエミュレータよりも高速かつデバッガビリティが高いのが特徴。最大256Mゲートのデザインに対応できる。
※日本ケイデンス・デザイン・システムズ社
2009.02.27
※記事中に不適切な表現があり、一部記載を削除致しました。関係各社様にお詫び申し上げます。
2009年2月26日、マグマは2009会計年度第3四半期（2008年11月-2009年1月）の売上を報告した。
プレスリリース文
発表によると、マグマの2008年11月-2009年1月売上は、前年同時期より45％減の3070万ドルで7810万ドルの損益を計上。2009会計年度に入り、Q1、Q2、Q3と3四半期連続で前年割れとなった。
※GAAP基準による会計結果
マグマは次期Q4（2009年2月-4月）の売上を3300-3400万ドルと予測。そのままいくと2009会計年度の売上合計は、1億4400-4600万ドルとなり前年比33％減という結果に終わる。
マグマは、2008会計年度において前年比20.4％増という好成績を残していたが、2009会計年度に入り売上が減少。
※マグマ・デザイン・オートメーション株式会社
2009.02.27
2009年2月26日、メンター・グラフィックスは、2009会計年度第4四半期（2008年11月-2009年1月）の売上を報告した。
プレスリリース文
発表によると、メンターの2008年11月-2009年1月の売上は、前年比約15％減の2億4260万ドル。例年通り、Q4は年間で最高の四半期売上を記録したが、2009会計年度は年間通じて全ての四半期で前年割れという結果に終わった。
2009会計年度の売上合計は7億8910万ドルで、前年比約10％減。収支は6550万ドルの赤字に転落した。
※GAAP基準による会計結果
メンターは、次の2010会計年度第1四半期（09年2月-4月）の売上を2億-2億1000万ドルと予測している。この数字は悲観的なものではなく、2009会計年度Q1の実績を上回る数字となる。
※メンター・グラフィックス・ジャパン株式会社
2009.02.27
2009年2月24日、マグマは、最先端IC向けフィジカル・デザイン環境「Talus Vortex」のバージョンアップを発表した。
プレスリリース文はマグマ社Webサイトをご参照下さい。
発表によると、リリースされた「Talus Vortex」の2009年1月バージョンは、特に大きな新機能は追加されていないが、内部機能の効率性が向上され、2008年バージョンよりも大幅な性能向上を実現。マルチモード/マルチコーナ解析機能の効率化などにより、デザインのタイミング、面積、消費電力が最大20％改善され、TATは約半分に減った。
また、最新のバージョンでは、処理の自動化が拡張されたほか、ユーザビリティも高められ、配置配線における全てのフローにおいて、自動分散処理機能を用いた高速化が実現できるという。
※マグマ・デザイン・オートメーション株式会社
2009.02.27
2009年2月24日、マグマは、同社のインプリメント環境「Talus」を半導体大手の米Integrated Device Technology社が採用したことを発表した。
プレスリリース文はマグマ社Webサイトをご参照下さい。
発表によるとIDT社は、低消費電力、高性能チップ向けのスタンダードRTL-to-GDSIIプラットフォームとして「Talus」を採用。既に世界中のデザインチームが「Talus」を導入しており、複数のテープアウト実績もある。IDT社は、「Talus」採用の理由として、消費電力の削減能力とICの性能を向上させる統合機能の2点を挙げている。
※マグマ・デザイン・オートメーション株式会社
※Integrated Device Technology社
2009.02.26
2009年2月26日、ライブラリの開発ソリューションを手掛けるデンマークのNangate社は、スタンダード・セル・ライブラリの開発サービスの開始を発表した。
※間もなくNangate社Webサイトにプレスリリースが掲載されると思います。
発表によるとNangateは、成熟したプロセスから32/28nmプロセスまで広範囲に渡るCMOSプロセステクノロジのスタンダード・セル・ライブラリの開発サービスを開始。同サービスは、同社の提供するライブラリ開発環境「Nangate Library Creator」をベースとした同社の専門知識を生かしたもので、同社のライブラリ開発フローは、各種先進プロセスノード向けに複数の自社セル・テンプレートでテスト済み。このサービスで開発されるテーラーメードのライブラリはロイアリティ・フリーで顧客に提供される。
Nangate曰く今回発表したサービスは、フィジカルIPを独自に保有したいが、その開発はアウトソーシングしたいという企業の相反する要求に応えるものだという。
同社は、「Nangate Library Creator」の納入を通じて、顧客における20以上のスタンダード・セル・ライブラリ開発をサポートした実績を持つ。
※Cubic Micro株式会社（Nangate日本代理店）※Webサイト発見できず。
※Nangate社
2009.02.26
2009年2月25日、ケイデンスとメンターは両社が共同開発した検証メソドロジ「OVM」の拡張を発表した。
プレスリリース文
発表によると今回のOVMの拡張は、カバレッジの測定基準を効率的にマネするためのもので、具体的にはメンターが開発し昨年Accelleraへ寄贈したカバレッジ・データの統合管理データベース「UCDB（Unified Coverage Database）」のAPIならびにXMLインターチェンジフォーマットが利用可能となり、様々なツール、様々な検証環境において標準化されたアプローチでカバレッジ測定のマネジメントが可能に。各検証プロセスで生み出されるカバレッジに関する情報を統合管理し検証効率を改善できるようになる。
UCDBのAPIとXMLインターチェンジフォーマットのドキュメンテーションは、Apache 2.0ライセンスとしてWebサイト「OVM World」上で無償公開される。
※OVM World
2009.02.25
2009年2月24、サンノゼのダブルツリーホテルで検証関連のカンファレンス「DVCon2009」が開幕した。
DVCon公式サイト
初日のチュートリアルは4つのセッションが用意され、それぞれEDA大手3社＋OSCIというスポンサー構成。
シノプシスは発表したばかりの「VMM-LP」関連、ケイデンスはOVM関連、メンターは検証戦略関連、そしてOSCIはTLM2.0関連という内容でチュートリアルが開催された。
今年のキーノートはシノプシスのCEO兼チェアマンAart de Geus氏。
テクニカルセッションは計13タイトル、39セッション用意されており、26日に賞金1000ドルのBestPaperが発表される予定。パネルセッション下記2タイトルで恒例のJhon Cooly氏のパネルセッションは今年は無い。
・EDA: Dead or Alive?
-Moderator: Peggy Aycinena - Editor, EDA Confidential
・Mixing Formal Analysis with Simulation: Why, When, Where, and How?
-Organizer: Tom Anderson - Cadence Design Systems, Inc.
-Moderator: Mike Stellfox - Cadence Design Systems, Inc.
併設の展示会の方は検証関連の26企業・団体が出展。
DVConの開催前には、各社から最新のソリューションに関する発表が相次いだ。
関連記事：
ケイデンス、OVMをサポートする e と SystemC のオープンソースライブラリを公開
ケイデンス、全ての検証IPを利用可能な新しい「All-in-One」ライセンスを発表
シノプシス、アーム、ルネサスの3社がローパワー設計の検証本「VMM-LP」を完成
Jasper、デザインの再利用を促進する新たなコンサルティングサービスを始動
2009.02.25
2004年2月24日、エレクトロニクス業界の20社が「design for e-beam技術」の普及・促進を目標としたフォーラム「eBeam Initiative（イービーム・イニシャティブ）」 を設立したことを発表した。
プレスリリース文
「eBeam Initiative」の掲げる「design-for-e-beam (DFEB) 技術」とは、一言で表現するとマスクレス製造を実現するEB直描による設計-製造技術で、設計、設計ソフトウェア、製造、製造装置、および製造ソフトウェアの専門技術の組み合わせによって実現されるもの。昨今のマスク費用高騰に対処するコスト削減手段であると同時にIC製造のTAT短縮手段として注目を集めている。
今回の「eBeam Initiative」の立ち上げの発端は、昨年10月に富士通マイクロエレクトロニクス株式会社、株式会社イー・シャトル、米D2S社の3社がDFEB技術と電子ビームによるウェーハ直接描画技術を利用したLSI製造を効率化するための取り組みを発表。その後、同取り組みが仏CEA/Leti、独Vistec社によりユーロ圏においても具体化されたことで、世界的な流れとして「eBeam Initiative」設立に至った。
「eBeam Initiative」の設立参加企業は以下の通り。
株式会社アドバンテスト
台湾Alchip Technologies
米Altos Design Automation
米ケイデンス・デザイン・システムズ
仏CEA/Leti
米D2S
大日本印刷株式会社
株式会社イー・シャトル
米eSilicon Corporation
米Fastrack Design
富士通マイクロエレクトロニクス株式会社
米マグマ・デザイン・オートメーション
米Tela Innovations
凸版印刷株式会社
米Virage Logic
独Vistec Electron Beam Lithography Group
※同件に関する問い合わせ先：D2S社
2009.02.25
2009年2月24日、リソグラフィ最適化ソリューションを手掛けるベンチャー米Tela Innovations社は、同じくDFMベンチャーの米BlazeDFM社を買収した事を発表した。
プレスリリース文
買収条件などは明らかにされていないが、今回の買収によりBlazeDFMの製品・技術はTela Innovationsに移管。BlazeDFMの主要な技術者もTela Innovationsに移る。また、BlazeDFMはTSMCと消費電力の最適化に関するパートナーシップを結んでいたが、同提携についてもTela Innovationsが受け皿として継承。自社のリソグラフィ最適化ソリューションと合わせて新たにTSMCとパートナーシップを結ぶとしている。
BlazeDFMは、2004年設立のDFMベンチャーでリーク電流の削減にフォーカスしたソリューションで市場デビュー。2005年以降のDFMのトレンドに乗り、注目されるDFMベンチャーの1社であったが、他のDFMベンチャーのように大手に買収される事は無かった。同社は事実上昨年12月に業務をクローズしていたが、今回の買収により既存顧客へのサポートは継続される。
Tela Innovationsは、2005年設立のDFMベンチャーで先端プロセス向けの独自リソグラフィ技術を提供。社長兼CEOのScott Becker氏はARMに買収された旧Artisan社のCTO兼共同創設者だった人物。同社の経営陣には業界でのそうそうたる経歴を誇る人物が名を連ねている。
※Tela Innovations社
2009.02.25
2009年2月24日、アナログ／RFおよびミックスシグナル設計向けの検証ソリューションを手掛ける、米Berkeley Design Automation社は、同社の新製品「Analog FastSPICE Nano(AFS Nano)」を含む「Analog FastSPICE」統合回路検証プラットフォームをMIPSが導入したことを発表した。
プレスリリース文
発表によるとMIPSは、、アナログ／ミックスシグナルIPの検証およびキャラクタライゼーション向けに「AFS Nano」と「Analog FastSPICE」を採用。MIPSは「Aanlog FastSPICE」の高い精度とシミュレーションの速さを高く評価している。
「Analog FastSPICE」は、真のSPICE精度で従来比5-10倍の高速処理をうたい文句とした統合回路検証プラットフォームで、そのキャパシティは100万素子以上、アナログ/ミックスドシグナル/RF設計のための業界唯一の包括的なノイズ解析機能も備えている。
「AFS Nano」は、今月リリースしたばかりの新製品で「Analog FastSPICE」の廉価版。
「Analog FastSPICE」の成功を踏まえ、更なるシェア拡大に向けて年間僅か1900ドルという価格設定で投入された。
関連記事：
BerkeleyDA、僅か1900ドルのSPICEシミュレータ「Analog FastSPICE Nano」を発表
※Berkeley Design Automation社
2009.02.25
2009年2月23日、マグマは同社のミックスドシグナル設計環境「Titan」の採用実績を2件発表した。
プレスリリース文（QThink社）
プレスリリース文（Sondrel社）
今回マグマが発表した「Titan」の2件の採用実績は、いずれも欧米のデザインサービス会社によるもので、米QThink Design Services社は、次世代デジタル、ミックスド・シグナル設計の実装に向けて既存のインプリ環境「Talus」ベースのデザインフローに「Titan」を追加導入。英Sondrel社は、インプリ環境「Talus」およびにフィジカル検証ツール「Quartz DRC」との統合運用に効果を見出し「Titan」を導入した。
両社共に「Titan」を導入することで、ミックスドシグナル設計におけるチップフィニッシング・プロセスの多大な手作業を自動化できるとしている。
※マグマ・デザイン・オートメーション株式会社
※QThink社
※Sondrel社
2009.02.24
2009年2月23日、SystemVerilogおよびOpenVeraのルール・チェッカーを手がけるVeriEZは、無償のOVMルール・チェッカーのリリースを発表した。
プレスリリース文
発表によると、「EZOVM」と名付けられたOVMルール・チェッカーは、無償でOVMの公式Webサイト「OVM World」からダウンロードする事が可能。「EZOVM」を利用すれば、静的にSystemVerilogでOVM仕様ガイドラインに沿って記述したテスト・コンポーネントおよびテスト環境におけるコンプライアンス・エラーを4つのメインエリア、45以上のチェック項目に基づいて自動的にチェックすることができる。
※OVM：Open Verification Methodology
「EZOVM」はオープンソースで公開されるものではなく、あくまでもその著作権はVeriEZに帰属するが、VeriEZは同ツールを6-8週間毎にアップグレードすると公言。同製品については、Limitedバージョンという扱いであるが、製品としてリリースしている「EZCheck」を利用すればOVMだけでなくVMMのルール・チェックも実行できる。
OVM対応のこのようなツールが出回る状況は、OVMの市場における浸透を意味していると理解する事ができる。
尚、同社の代理店は未だ日本国内には存在していない。
※VeriEZ社
2009.02.24
2009年2月23日、フォーマル検証ツールを手掛ける、米Jasper Design Automation社は、デザインの再利用を促進する新たなコンサルティング・サービス「Design Activation Services」を発表した。
※間もなくJasper社Webサイトにプレスリリースが掲載されると思います。
Jasperの発表によると、「Design Activation Services」はデザインの再利用に伴う障壁を取り払うコンサルティング・サービスで、IP再利用に取り組むSoC設計者、デザインサービス会社、IPベンダなどを主な顧客と想定。今年1月に発表したばかりの設計者のセルフテスト向けのRTL解析・デバッグツール「ActiveDesign」の技術をベースに、効率的なデザイン/IPの再利用を実現する。
具体的には、「ActiveDesign」に搭載されている「Behavioral Indexing」と呼ぶ技術を用いて、再利用対象のデザインの動作を実行可能なデータベースとして保存。これによりデザインを作成した設計者以外の第三者にもデザインの機能動作を確認できるようになり、デザインの再利用性が大幅に高まる。この「Behavioral Indexing」には、Jasperの培ってきた独自のフォーマル技術が生かされている。
現在、プラットフォームベースの設計において、既存のデザインブロックや外部調達のIPなどが多用されているが、デザインやIPの再利用にあたっては、再利用対象の動作確認、機能修正など何かしらの手を加える必要があり、一言で再利用と言ってもその実現には過大な作業負担が伴っていた。Jasperの「Design Activation Services」を利用すれば、これらデザイン/IPの再利用に伴う障壁を無くし、本当の意味で効率的な再利用を実現することが可能。SoC設計者はもとより、IPを提供する立場のIPベンダにとってもそのメリットは大きい。
同サービスは、国内ではJasper社製品代理店のCyberTec株式会社より提供される。
関連記事：
米Jasper、業界初デザイン動作からRTLの解析・デバッグを行う新ツールを発表
※「ActiveDesign」の関連記事を当サイトで掲載中
※CyberTec株式会社
※Jasper Design Automation社
2009.02.24
2009年2月23日、シノプシスは、アームおよびルネサステクノロジと共同でローパワー設計向けの検証ガイドライン「Verification Methodology Manual for Low Power (VMM-LP)」を完成させた事を発表した。
プレスリリース文
シノプシスによると「VMM-LP」は、シノプシスとアームが共同で構築した検証メソドロジ「VMM」とローパワーデザイン検証における30社以上の実例・経験をベースに構築されたもので、SystemVerilogのベース・クラス・ライブラリを用いた再利用可能な検証環境の構築やアサーションおよびカバレッジ技術による効率的な検証手法について解説。ローパワーデザインにおける一般的なバグ原因やローパワーデザイン検証の規則やガイドラインをまとめている。
「VMM」がシノプシスのシミュレータ「VCS」上での運用を想定していたように、今回発表された「VMM-LP」にまとめられている検証手法は、シノプシスのマルチ・ボルテージ・シRTLミュレータ「MVSIM」や多電圧の依存を考慮するルール・チェッカー「MVRC」を用いて実践する事が可能。
シノプシスは「VMM」の成功を踏まえ、これまで確立された方法論が存在しなかったローパーワーデザイン向けの検証メソドロジを業界に提供することで、それに伴うツール・ソリューションの更なる展開を目指す。
※日本シノプシス株式会社
※アーム株式会社
※株式会社ルネサステクノロジ
2009.02.24
2009年2月23日、ケイデンスは、同社の検証IP「Cadence® Incisive® Verification IP (VIP)」を全て利用可能な新たな単一ライセンスを発表した。
プレスリリース文
ケイデンスによると、新しい単一ライセンスを導入すればユーザーは一般的なプロトコル検証用の検証IPを全て利用する事が可能。各言語、数十種類ラインナップされている各種OVM対応の検証IPをその時々必要に応じて利用可能で、複数の検証IPを個別に購入するよりもコスト的に安上がりだという。
検証メソドロジの普及に伴い検証IPの利用もより一般的になりつつあり、EDAベンダの間ではそのラインナップの多さや早さが競われる状況となりつつある。検証IPを利用するユーザー側からすると、複数のベンダから個別に検証IPを調達するよりも、特定ベンダから一括して調達したいというニーズもあり、今回のケイデンスの新ライセンスは、検証IP市場における同社のシェア拡大に貢献するだろう。
※ケイデンス・デザイン・システムズ社
2009.02.24
2009年2月23日、ケイデンスは、検証メソドロジOVMをサポートする e と SystemC のオープンソースライブラリを公開したことを発表した。
プレスリリース文
ケイデンスとメンターが共同開発した検証メソドロジOVM（Open Verification Methodology）は、SystemVerilog用の検証メソドロジとして開発されたが、元々多言語に対応する環境という思想があり、TLMチャネルを使えばSystemVerilogで記述されたOVMコンポーネントと既存のeまたはSystemCコンポーネントとを簡単に通信させることが可能となっている。
今回ケイデンスが開発したのは、eとSystemCでもOVP対応の検証コンポーネントが開発できるようにするためのライブラリで、これを利用することで eとSystemCのユーザーもOVMの機能や手法の恩恵を手にする事が可能。SystemVerilog、e、SystemCと利用する言語に関わらずOVMという検証メソドロジを活用可能となる。
ケイデンスは開発したライブラリ、サンプルおよびドキュメントをWebサイト「OVM World」上で公開。ライブラリはオープンソース・ライブラリとして誰でも利用できる。
※ケイデンス・デザイン・システムズ社
2009.02.23
2009年2月23日、論理設計のデバッグツール及びレイアウトエディタを手掛けるSpringSoftは、機能認証ソリューション「Certitude」を手掛けるCertess社の外部発行株式全てを購入する最終的な契約に署名したことを発表した。
プレスリリース文
SpringSoftは、未だCertessおよび株主との調整中の承認事項は審議中としているが、CertessがSpringSoft.の完全子会社となる事は決定。今後、同社のオペレーションはSpringSoft社に統合される予定となっている。
Certessは、元々検証コンサルティング会社として創業。本社はカリフォルニア州キャンベルで従業員数は20名。検証コンサルティングビジネスを通じて開発した内製ツールをとして販売し始めたのが2007年で、フランスにもR&Dの拠点を持っている。
同社製品「Certitude」は、「ミューテーション解析」と呼ばれるソフトウェアのテスト手法をベースに「検証環境の品質/信頼性をチェックする」ツールで、検証結果の品質ではなく検証環境そのものの品質をチェックするという切り口がユニークなところ。同ツールは、既に検証コンサルティング業務を通じて、250を超すASICの検証に利用された実績を持ち、Cisco社、HP社、AMD社、ST Micro社などが大手顧客として同ツールを活用している。
Certess社製品は、設計コンサルティングおよび設計サービス会社のエッチ・ディー・ラボが日本の販売代理店として製品を供給している。
尚、本発表にはGary Smith EDAのチーフ・アナリスト、Gary Smith氏が以下のようなコメントを寄せている。
「Certess社は、インテリジェント・テストベンチ市場における優良新興企業です。SpringSoft社による今回の買収は、同社の技術を大幅に向上させ、新たなEDAの主要ベンダになる足がかりとなるでしょう。」
※スプリングソフト株式会社
※Certess社
2009.02.23
2009年2月19日、パワー・インテグリティ解析をはじめとした各種解析ソリューションを手掛ける、米Apache Design Solutions社は、STマイクロエレクトロニクスとのコラボレーションの拡張を発表した。
プレスリリース文
発表によるとApacheは、45/32nm設計のノイズおよびパワー解析でSTマイクロとコラボレーションを継続。Apacheは、2007年1月からSTマイクロと共同プロジェクトを進めており、Apache曰く下記成果を残している。
・power and noise solutions for SoC power signoff
・advanced low power design validation
・custom IP analysis and modeling
・early-design power/ground grid prototyping
今回の両社のコラボレーション拡張は、STによるApacheツールの利用拡張を意味しており、32/28nm設計も視野に入れて3D-ICパワー・インティグリティ、 DDRジッタ検出・防止、チップ・パッケージのEMI解析などに取り組んでいくという。
関連記事：
STマイクロ、45nmの物理設計に向けて米Apache Designをパートナーに選定?共同プロジェクトSTAP-45を始動
アパッチデザイン、23四半期連続で売上増を達成
アパッチが次世代パワーインティグリティ解析ツール「RedHawk-NX」を発表
※アパッチデザインソリューションズ株式会社
2009.02.22
2009年2月20日、WindowsベースのPCBおよびFPGA設計環境を手掛ける、豪アルティウム リミテッドは、日本での事業展開において直接販売を一切終了し、100％間接販売モデルに移行することを発表した。
プレスリリース文
アルティウムは、昨年から代理店による間接販売モデルに移行する準備を進めており、既に下記計8社と正規販売保守代理店契約を結んでいる。
株式会社アスコ
アンビルコンサルティング株式会社
株式会社エー・ディ・ティ
株式会社ジュビロシステム
株式会社ソフィアシステムズ
東京エレクトロンデバイス株式会社
バイテックシステムエンジニアリング株式会社
菱洋エレクトロ株式会社
今後、アルティウム製品の販売、マーケティング、カスタマーサポート等は上記代理店が行う予定で、日本での事業展開は、アルティウムのアジアパシフィック担当リージョナル・ディレクター・セールスのAndrew Mansfield氏が統括し、アルティウムのリージョナル・チャンネル・チームがサポートするという。
間接販売モデルへの移行は、営業経費の削減策として実施されるケースが多く、アルティウムの場合も直販体制による売上と経費のバランスよりも、代理店による間接販売モデルの方が収益性が高いという判断が下されたのであろう。
※アルティウムリミテッド社
2009.02.21
2009年2月19日、マグマは、同社のキャラクタライゼーションツール「SiliconSmart」製品群に新機能を追加した事を発表した。
プレスリリース文
マグマによると今回「SiliconSmart」に追加されたのは新しい機能認識機能で、最先端アルゴリズムにより自動的に複雑な回路の機能を認識、モデル化し、あらゆるタイミング・アークに対して効率的なベクター・セットを生成可能に。これにより工数を要す設計者の手作業による解析作業を減らし、ライブラリのキャラクタライズ時間を劇的に短縮できるという。
「SiliconSmart」はマグマが2003年に買収したSilicon Metrics社の開発した製品で、その性能・品質には定評があり、キャラクタライゼーションツールとして高いシェアを誇る。その技術はマグマの提供するSPICE精度の回路シミュレータ「FineSim SPICE」の高速化にも生かされている。
※マグマ・デザイン・オートメーション株式会社
2009.02.20
2009年2月19日、システムレベルの性能解析ツールを手掛ける、米Mirabilis Design社は、無線およびマルチメディアSoCのアーキテクチャ探索をターゲットとした「VisualSim Mobile Modeling Toolkit 」を発表した。
プレスリリース文
Mirabilisは、システムレベルの性能解析ツール「VisualSim」を提供しているESLベンダで、そのソリューションは、部品モデルをベースに簡単に仮想プラットフォームを組み上げ、設計初期段階で「環境構築に時間をかけずに」システムの性能を解析しましょうというアプローチ。
Mirabilisによると今回発表した「VisualSim Mobile Modeling Toolkit」は、より容易に仮想プラットフォームをモデリングするためのツールキットで、仮想プラットフォームのテンプレートとあわせて構成要素となる下記コンポーネントがパッケージされている。
Processors, Buses (AXI, AHB), Memory Controller (Flash, LPDDR and Generic), Memory (SRAM, DDR, DDR2 and DDR3), Cache, DMA, bridge, switch, trace input, traffic sequence generators and flow control units.
設計者はこれらコンポーネントのパラメータをC言語ライクなスクリプト言語を用いて設定。各コンポーネントには機能、タイミング、電力に関するディティールも含まれており、これらコンポーネントを用いて組み上げられた仮想プラットフォームは、statistical, cycle-accurate, functional abstraction の3つのレベルで動作し、200以上の解析レポートを出力する。
尚、 「VisualSim Mobile Modeling Toolkit」にはチュートリアルと合わせてテクニカルサポートも付属。日本国内での提供価格は明らかにされていないが、Mirabilisのツールは一般的なESLツールと比較してケタ違いに安い。
関連記事：
【DACレポート13】Mirabilis Design、7月リリース予定のパワー解析ESLツールを先行公開
※Mirabilis Design社
2009.02.20
2009年2月19日、ザイリンクスは、同社の共同創設者ロス・フリーマン(Ross Freeman)氏がFPGAの発明で2009年の全米発明家殿堂入りを果たした事を発表した。
プレスリリース文
FPGAを発明したフリーマン氏は、25 年以上前のトランジスタが極めて高価であった時代に、いずれトランジスタのコストが下がり、FPGAがカスタム設計のチップに対する柔軟な代替素子となると予測していたという先見の明の持ち主。ザイリンクスを創設したのが1984年で1989年に逝去。ザイリンクスの創設前は、Zilog社とTeletype社に在籍していた経歴があり、専門的キャリアをスタートさせる前に、ボランティアとしてガーナで数学とエレクトロニクスを教えていたことがあるという。
尚、全米発明家殿堂は2009年5月2日にシリコン・バレーで2009年殿堂入りの記念式典を開催する予定で、ムーアの法則で有名なインテル社の名誉会長Emeritus Gordon Moore氏を始め新たに15人の発明家が殿堂に入る。（2009年殿堂入りのフリーマン氏を含めて殿堂入りの発明家数は累計405名）
全米発明家殿堂 (National Inventors Hall of Fame) は米国の非営利組織で、毎年、特許を取得している発明の中から、人類、社会、経済の進歩を可能にした優れた発明を選び、発明家の殿堂入りを選考している。
※ザイリンクス株式会社
※全米発明家殿堂（National Inventors Hall of Fame）
2009.02.20
2009年2月19日、論理設計のデバッグツール及びレイアウトエディタを手掛けるSpringSoftは、セイコーエプソンが「Verdi」 自動デバッグ・システムに関するスプリングソフトとの包括契約を延長したと発表した。
プレスリリース文
発表によるとエプソンの半導体事業部では、SpringSoftのデバッグシステム「Verdi」をデジタルSoC及びデジアナ混載の回路の標準デバッグ・プラットフォームとして利用しており、デバッグ効率の改善とともに設計品質及び設計生産性の向上を実現済み。
エンジニアの作業時間を短縮する上で、自動的に処理する事が出来ないデバッグ作業の効率化は大きな効果があるという。
「Verdi」は、HDLデバッガとして圧倒的なシェアを誇った「Debussy」の後継製品で、視覚化されたフローグラフによって効率的なデバッグを実現。HDLデバッグのデファクトツールとして国内大手メーカーの殆どが標準採用している。
SpringSoftは「Verdi」のほかに、論理シミュレータやエミュレーション環境、プロトタイピング環境と連動させてデザインの可視化および回路デバッグを行う「Siloti」も提供。同社のデバッグツールは顧客満足度の高さでも定評がある。
※SpringSoft社
2009.02.19
2009年2月18日、WindowsベースのPCBおよびFPGA設計環境を手掛ける、豪アルティウム リミテッドは、同社製品の開発ボード「NanoBoard」用のオプション・ドータボードの追加ラインナップを発表した。
プレスリリース文
今回アルティウムが用意したのはXilinx Virtex-4 SXを搭載したドータボードで、ボード上にはアプリケーションから利用できるオンボードメモリやボードの識別データを記録しておくための1-Wireメモリデバイスも搭載されている。
「NanoBoard」は、PCB/FPGA/組込みソフトの統合開発ツール「Altium Designer」とプラグインで接続できる「Altium Designer」専用の開発ボードで、顧客のニーズに合わせて搭載するFPGAを選べるのが特徴。Xilinx,Alteraをはじめ各社のFPGAドータボードをオプションとして用意しており、プラットフォームとなる「NanoBoard」にワンタッチで装着できる。
Xilinx製FPGAでは、今回新たに用意されたVirtex-4 SXのほかに、Virtex-4 LX、Spartan-3、Spartan-3A、Spartan-3ANなどを搭載したドータボードがオプション品として用意されている。
※アルティウムジャパン株式会社
2009.02.19
2009年2月18日、シノプシスは、2009会計年度第1四半期（08年11月-09年1月）の売上を報告した。
プレスリリース文
発表によると、シノプシスの2009会計年度Q1の売上は、前年同時期より7.7％増の3億3980万ドル。前四半期の売上には及ばなかったが、業界大手が軒並み売上を落としている中、前年比プラスの結果を今期も維持した。
尚、営業利益は5240万ドルで、前年比13％増となっている。
シノプシスは、次期Q2（09年2月-4月）の売上額を3億3200万‐4000万ドルと予測しており、予測通りに売上が推移すればQ2も前年比プラスの結果を残す事になる。
※日本シノプシス株式会社
