Codasipがセキュリティ技術「CHERI」中心に事業転換、ローエンドRISC-Vプロセッサ事業を売却

2026年4月8日、RISC-Vプロセッサを手がけるCodasipは、事業戦略の転換を発表した。

発表によるとCodasipは、メモリ保護を実現するハードウェアレベルのセキュリティ技術「CHERI（Capability Hardware Enhanced RISC Instructions）」を活用した半導体IP製品の展開に注力する。具体的には、CHERIを備えたセキュア・プロセッサのポートフォリオ拡充に加え、新たに「CHERI SoC」および「CHERI FPGA」という新領域の製品提供も開始する。

CHERIは、ハードウェアがメモリ・アクセス権限を直接管理することで、メモリ安全性に起因する脆弱性や攻撃をアーキテクチャ・レベルで抑止する技術として注目されている。

Codasipが掲げている「Resilient by Design」というビジョンは、高度なサイバー脅威が常態化する中、システム構築後に安全性を確保することは不可能であり、セキュリティ機能はコンピューティング・システムのアーキテクチャそのものに組み込まれるべきだ、という考え方。今回の発表は、その実現に向けてCHERI関連製品へ経営資源を集中させる方針を明確にしたものといえる。

Codasipは、RISC-Vプロセッサの先駆的ベンダーとして、高性能アプリケーション・プロセッサ製品群については引き続き展開を続ける。ただし、ローエンドRISC-Vプロセッサ事業については、米国の上場半導体企業に売却し、同分野から撤退する。

Codasipはこれまで、RISC-VプロセッサIPと、そのカスタマイズを可能にする設計環境「Studio」を中核に事業を拡大してきた。一方で、同社は早い段階からCHERIの商用化に着目し、2023年には初の商用実装を発表。その後も、商用ライセンスが可能なCHERI-RISC-V実装「X730」を前面に打ち出してきた。

さらに2025年4月には、CHERI対応の探索・開発プラットフォーム「Codasip Prime」を投入。CHERI Linux、CHERI C/C++ツールチェーン、FPGAベースの評価環境を一体で提供し、IP単体ではなく、評価環境、ソフトウェア、実装基盤までを含めたCHERIエコシステムの構築を加速していた。

今回の事業転換は、Codasipがより差別化しやすく、参入障壁の高い領域へ注力するビジネス戦略と見ることができる。同時に、より大きな視点では、コンピューティング・システムにおけるセキュリティの実装方法そのものを変える動きの一端として位置付けられる可能性もある。