ホーム > NEWS

NEWS

2007.01.24: 米Berkeley Design Automation社が日本法人を設立>>日本顧客のニーズに応え直販及び技術サポート体制を確立

2007.01.24: ルネサス、90nm以降の設計向けにケイデンスの論理合成ツール「Encounter RTL Compiler」を採用

2007.01.24: 米EMA Design Automation社、米Forte社の「Chronology」部門を獲得>>TimingDesignerを自社製品として販売

2007.01.23: レイアウトデバッグプラットフォームのTOOL社、今度はマグマの物理検証ツール「Quartz DRC/LVS」と製品を統合

2007.01.23: 米Averant社、プロパティの記述を必要としない自動フォーマル検証ツール「SolidCheck」をリリース

2007.01.23: シノプシス、SystemC TLM 2.0標準化に向けてOSCIにバーチャル・プラットフォーム・テクノロジを提供

2007.01.23: STARC、製造性考慮の設計メソドロジ開発にメンターの「Calibre YieldAnalyzer」をリファレンスツールとして使用

2007.01.22: シンプリシティ、ASIC設計向けのDSP合成ツール「Synplify DSP ASIC Edition」のβ版を発表

2007.01.22: 米JEDA社、SystemC検証ツール「NSCa」をコーウェアのESL環境にインテグレーション

2007.01.19: 台湾Faraday社、マグマの回路シミュレータ「FineSim SPICE」を採用>>1ヶ月要した回路シミュレーションを1日に短縮

2007.01.18: 2006年Q3世界EDA売上は前年比17%増の13億900万ドル>>好況が続き企業数も増加

2007.01.18: 米Clear Shape社、STARCの「ばらつき考慮のDFMフロー」開発に協力>>はらつき解析ツール「InShape」が採用される

2007.01.18: 米BrionとTOOL、両社製品の統合によってDFMソリューションを強化>>大規模データの表示、リソグラフィ検証、編集をシームレスに実現

2007.01.17: 沖電気、シノプシスのテストデータ圧縮合成ツール「DFT MAX」を採用

2007.01.17: ケイデンスのSystemVerilogソリューションの採用が加速>>この1年で3倍、150社以上が利用

2007.01.16: コーウェア、組み込みデバッグツールのNo1メーカー独Lauterbachと協業>>両社SW開発ツールを統合

2007.01.16: NTTがアナログ/RF向け解析ツールの米Berkeley Design Automation社に出資>>松下電器に続き国内2社目

2007.01.15: DesginCon2007、DesignVisionAwardsのファイナリストを発表>>1/30に受賞者を決定

2007.01.12: OCP-IP、最新のオープンコアプロトコル「OCP 2.2」仕様をリリース

2007.01.12: 米Tanner EDA社、Windowsベースのアナログ／ミックスシグナル設計ツール「TANNER TOOLS」をバージョンアップ

2007.01.11: インドのサムスン子会社がCDC検証環境を含むメンターの検証ツール「0-in」を採用

2007.01.10: STマイクロ、45nmの物理設計に向けて米Apache Designをパートナーに選定>>共同プロジェクトSTAP-45を始動

2007.01.10: 米Sigrity社のPCB/LSIパッケージ向けSI解析ツール「PowerSI」が複数CPU処理に対応>>CPU数に比例して処理を高速化

2007.01.10: 明日から2日間、バンガロールで「ESL Design Workshop 2007」が開催>>インドでも注目されるESLの動向

2007.01.09: ルネサス、独自の高速バス「SuperHyway」の検証にVMMメソドロジを適用>>SystemVerilogベースのSoC検証環境を構築

2007.01.09: 米CebaTech社、ANSI-Cベースの動作合成ツール「C2RTL Compiler」をリリース>>検証もCで行い脱RTL検証を目指す

2007.01.09: シンプリシティ、FPGAプロトタイピングの実用性を高める新技術「TotalRecall」を発表>>視覚化されたデバッグ機能でデザインの全信号を追跡

2007.01.07: 米Ubicom社、ケイデンスのフォーマル検証ツールを採用>>無線ネットワークプロセッサの検証フローに導入

2007.01.06: EDA業界の重鎮リチャード・ニュートン教授が膵ガンで他界>>享年55

2007.01.05: 米SynaptiCAD社、Verilogシミュレータの新製品「VeriLogger Extreme」をリリース>>新たにデバッグ機能を統合

2007.01.05: 米Intel社がOSCIのコーポレートメンバーに>>SystemCによるESLモデリングを重要視

2007.01.05: 仏EVE社、同業の米Tharas社を買収>>ハードウェアベースの検証ソリューションを更に強化

2006.12.28: EDA業界の2006年を振り返る2 >>各種標準化活動、仕様の共通化など業界における企業・団体の動き

2006.12.28: EDA業界の2006年を振り返る3 >>EDA Express 2006ニュースランキングTOP20

2006.12.27: EDA業界の2006年を振り返る1>>主な買収劇とベンチャー各社の増資状況

2006.12.26: 米Cypress、メンターの寄生抽出ツール「Calibre xRC」を採用>>TSMCも65nmプロセス用に認定

2006.12.26: 台湾Faraday Technology社、米Incentiaのタイミング解析ツール「TimeCraft」を採用>>自社のライブラリと組み合わせて統計的解析手法を実現

2006.12.25: 米Aldec社、論理シミュレータ「Active-HDL」をバージョンアップ>>SystemCのコンパイル速度は最大5倍に

2006.12.24: ディープインパクト有終の美を飾って引退>>有馬記念を制し獲得賞金は史上2位

2006.12.22: 仏EVE社、検証環境に関する調査結果を公開>>対象エンジニアの60％が現在の検証環境に「満足」

2006.12.22: インドeInfochips社、メンター「Questa」用の「AMBA AHBバス検証IP」をリリース

2006.12.21: コーウェアとVeriSilicon、ZSPプロセッサ向けESLソリューションの強化に向けたパートナーシップを発表

2006.12.21: ケイデンス、論理合成ツール「Encounter RTL Compiler」をバージョンアップ>>大幅な機能強化で合成時間を半減

2006.12.21: 図研、TI製DSPの開発支援サービスをスタート>>CR-5000/CR-5500ユーザーのDSP開発を効率化

2006.12.20: ASML、Brion Technologiesを2億7000万ドルで買収>>Brionの事業は引き続き継続

2006.12.20: 米Forte Design Systems社、資金調達の第4ラウンドで540万ドルを追加調達

2006.12.19: 米Bluespec社、SystemCからのESL合成ツール「ESEComp」をリリース>>制御ロジックの合成がウリ

2006.12.19: WiMAXチップのベンチャーBeceem社、マグマ社ツールの導入を拡大>>DFM及びサインオフ精度の検証/抽出ツールを設計フローに追加

2006.12.19: 米Accellera、「検証カバレッジ」の業界標準策定に向けて小委員会を立ち上げ>>初回ミーティングに計17社が参加

2006.12.15: 中国の信息産業部、国産チップ１０製品を表彰>>最優秀賞の液晶TVチップは半期で6500万ドルの売上