Xilinxが設計環境「Vivado」の最新バージョンをリリース、設計品質向上、TAT短縮、自動化のためのメソドロジを提供
2013年10月23日、Xilinxは、同社FPGAデバイスの専用設計環境「Vivado Design Suite」の最新バージョン2013.3のリリースを発表した。
発表によると最新の「Vivado Design Suite 2013.3」では、IPのコンフィグレーション、インテグレーション、検証機能が向上されたほか、提供されるIPコア（LogiCORE/SmartCORE）の数も230種に拡大された。 IPコンフィグレーション機能の面では、リビジョン管理が容易になりパッケージングも向上。IPのコンフィグレーション機能の面では、デザインとIPコアの同時最適化をシステム全体にわたって行うことができるようになった。また、新たに導入された階層化フローとパーシャル リコンフィギュレーションによって複雑なシステムのインテグレーション、検証、インプリメンテーションをさらに加速できるようになった。
更にXilinxは今回の「Vivado」のバージョンアップと同時に「UltraFast Design Methodology」と呼ぶ「Vivado」用の設計手法を発表。（プレスリリース文）同設計手法は、デザインの品質向上とTAT短縮を実現するためのもので、デザイン・サイクル全般に渡るDRC (デザイン・ルール・チェック) の提供によりエンジニアをガイドし、合わせて設計品質を向上させるHDLや制約の各種テンプレートも提供。設計の自動化を促進する。最新の「Vivado」には同設計手法の重要なポイントを自動化する機能が備えられているという。
その他、今回の「Vivado」のバージョンアップに伴い、Cadenceのシミュレータ「Incisive Enterprise」Synopsysのシミュレータ「VCS」を用いた検証フローも追加された。
最新の「Vivado Design Suite 2013.3」ならびに「UltraFast Design Methodology」は既に提供が開始されている。
= EDA EXPRESS 菰田 浩 =
（2013.10.25
）