沖情報システムズがXilinx認証IP製品の開発でAldecの検証ソリューションを採用
2013年12月11日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける米Aldec社は、沖情報システムズが同社の検証ソリューションを採用した事を発表した。
発表によると沖情報システムズは、FPGAベンダ最大手のXilinxのプレミアデザインサービスのメンバー企業としてXilinx製FPGA向けのIP製品開発とデザインサービスを行っており、今回同用途向けにAldecの高機能論理シミュレータ「Riviera-PRO」、STARCガイドライン対応のHDLリントツール「ALINT」、FPGA設計向けの低価格論理シミュレータ「Active-HDL」を採用した。
沖情報システムズでは、主に「Riviera-PRO」と「ALINT」をXilinx認証IP製品の開発ツールとして使用し、同IPを使用するユーザー側への配慮として「Active-HDL」を用いたIPの検証環境を用意しているという事で、ユーザーは同環境があれば購入したIPのデザインへの取り込みをスムーズに行えるようになる。FPGAユーザーからの支持を集めているAldecにとっては、同社シミュレータの理想的な展開例と言えるだろう。
沖情報システムズのメディアソリューション統括部 IPプラットフォームBU BU長の山本康雄氏は、「Active-HDLのブロックダイアグラムエディタを使用することで、弊社IPユーザーが迅速にインプリメンテーションと検証を実行できた。」と今回の発表にコメントを寄せている。
= EDA EXPRESS 菰田 浩 =
（2013.12.13
）