Synopsys、IPレベルのテストをSoCレベルのテストに拡大する新DFTソリューションを発表
2013年9月9日、Synopsysは、SoCの設計とDFTの生産性を向上する新たなテスト統合自動化ソリューション「DesignWare STAR Hierarchical System」を発表した。
「DesignWare STAR Hierarchical System」は、多数のIPからなる今日のSoCのシリコン・テストを加速するソリューションで、テスト向け製品としながらもSynopsysのIP製品カテゴリ「DesignWare」の一製品として位置づけられている。
発表によると「DesignWare STAR Hierarchical System」は、SoCのシリコン・テストを統合的に制御・管理するもので、各種IPをはじめとするSoC内部の全てのテスト・リソースにアクセスし制御するためのIEEE1500準拠の階層ネットワークを自動的に作成する事が可能。また、作成したネットワークを利用してIPレベルのテストパターンをSoCレベルにポーティングする事も可能なほか、SoC内の個々のIPや論理ブロックのテストのスケジューリング（パラレルorシリアル実行）も可能で、これら能力によりSoCテストの統合にかかる工数を大幅に削減するだけでなく、テスト時間と消費電力の削減にも効果を発揮。デザイン階層でのテスト収束を実現することで、SoCのテスト品質を改善できる。
更に「DesignWare STAR Hierarchical System」は、テスト・ネットワークの管理サーバーを通じて、アナログ・ミックスドシグナルIPのキャリブレーションや微調整のためのe-fuseプログラムが可能なためSoCの歩留まり改善にも貢献。また、IEEEで策定中のIP接続のためのインタフェース規格IEEE P1687（IJTAG）に準拠した形で、組込みのテスト回路をシステムレベルのデバッグに再利用することも可能だという。
尚、「DesignWare STAR Hierarchical System」は既に出荷可能で、USB、DDR、PCIeなどSynopsysの各種DesignWare IPは、今後「DesignWare STAR Hierarchical System」と共に利用可能な状態で提供されるとの事。
※画像は全てSynopsys提供のデータ
= EDA EXPRESS 菰田 浩 =
（2013.09.18
）