TSMCがアナログ/カスタム設計でのCadenceとの協業を拡張-SKILLベース16nmPDKを用意
2013年7月9日、Cadenceは、アナログ/カスタム設計におけるTSMCとの協業拡張を発表した。
発表によると、今回の両社の協業拡張はCadenceのVirtuosoカスタム／アナログ設計プラットフォームに関するもので、TSMCは「Virtuoso」ファミリ製品の「Schematic Editor」、「Analog Design Environment」、「Virtuoso Layout Suite XL」など主要ツールを採用すると同時に、Virtuosoの専用言語であるSKILLベースのPDK（process design kit）を16nmまでに拡張した。
TSMCは、Cadence以外の複数のEDAベンダと開発した、特定のEDAベンダのツール環境に依存しないOpenAccesベースの「iPDK」を提供しているが、やはり先端プロセスにおけるCadenceの技術とCadenceツールを利用する顧客のニーズは自社のビジネス戦略上重要という事でSKILLベースのPDKを16nmまでに拡張した格好だろう。
ちなみにカスタム／アナログ設計におけるCadenceの牙城を切り崩そうと一致団結して「iPDK」の普及に力を注いだEDAのベンダの多く（Ciranova,SpringSoft,Magmaなど）は、その後次々とSynopsysに買収されており、現在同分野は完全にCadenceにSynopsysが対抗する構図となっている。
= EDA EXPRESS 菰田 浩 =
（2013.07.17
）