SynopsysのEDAツール群がFinFETテクノロジをサポート
2013年1月23日、Synopsysは、3次元構造のFinFETトランジスタを用いた半導体設計用のEDAツールの提供開始を発表した。
発表によると、今回発表されたSynopsysのFinFETテクノロジ向けのEDAツールは、主要ファウンドリ、研究機関、FinFET早期適用企業各社との5年以上に及ぶ共同開発によって生まれたもので、その中にはFinFETテクノロジの開発者として知られるUCバークレー、Chenming Hu博士も含まれている。
具体的に今回SynopsysがFinFETテクノロジ向けのEDAツールとして紹介したのは、下記のツールおよびIP。
・フィジカル設計ツール「IC Compiler」
・フィジカル検証ツール「IC Validator」
・RC抽出ツール「StarRC」
・キャラクタライズ・ツール「SiliconSmart」
・ファーストSPICEシミュレータ「CustomSim」、「FineSim」
・回路シミュレータ「HSPICE」
・TCAD「Sentaurus」
・マスク・シンセシス・ツール「Proteus」
・設計IP「DesignWare Embedded Memory」、「DesignWare Logic Library IP」
発表には、Global Foundries,Samusung Electoronicsがユーザーとしてコメントを寄せている。
= EDA EXPRESS 菰田 浩 =
（2013.01.24
）