Cadenceがコンシューマ用携帯端末製品向けにICパッケージ・ツールを機能強化
2012年10月23日、Cadenceは、同社のICパッケージ・ツール「Allegro Package Designer（APD）」、および「Cadence System-in-Package Layout（SiP）」の機能強化を発表した。
発表によると今回Cadenceは、スマートフォン、タブレット端末、超薄型ノートパソコンなどコンシューマ用携帯端末製品の開発ニーズを睨み、「Allegro 16.6 Package Designer」および「Cadence SiP Layout」に新機能を追加。更に、今年7月に買収したSigrity社の各種パッケージ設計技術も統合し、包括的なICパッケージ設計・解析ソリューションを実現した。これらソリューションにより、ICパッケージ設計とPCB設計のより効率的な協調設計が実現できるという。
「Allegro 16.6 Package Designer」および「Cadence SiP Layout」で実現した主な新機能、強化機能は以下の通り。
・ダイ配置のためのオープン・キャビティ・サポート
・新しいワイヤーボンド・アプリケーション・モードによる設計効率の改善
・wafer-level-chip-scale-package (WLCSP)機能の強化
・Sigrityの技術をベースとしたパッケージ自動配線機能の統合
・Sigrityの技術をベースとしたパッケージ評価、モデル抽出、シグナル/パワー・インテグリティ解析機能の統合
新しい「Allegro 16.6 IC パッケージ・ソリューション」は、2012年の第四半期に提供が開始される予定。
= EDA EXPRESS 菰田 浩 =
（2012.10.23
）