Synopsysがバーチャル・プロトタイピング・ツール「Virtualizer」をバージョンアップ
2012年7月25日、Synopsysは、同社のバーチャル・プロトタイピング・ツール「Virtualizer」と同ツールを用いたバーチャル・プロトタイプ作成キット「Virtualizer Development Kits（VDK）」のバージョンアップを発表した。
発表によると最新の「Virtualizer 12.06バージョン」では、バーチャル・プロトタイプを作成するための機能が拡充された。具体的には、新しくモデル・オーサリング機能とIP仕様インポート機能が追加され、従来よりもモデリングの生産性を高める事が可能となった。
モデル・オーサリング機能としては、自動デザイン・ルール・チェック機能やデザインに則したヘルプ機能などが用意され、よりモデル作成を簡素化/自動化できるようになった。また、IP仕様インポート機能は、IP-XACT、Excel、Word、PDF形式のIP仕様からモデルを自動生成することが可能。同機能でSystemC Modeling Library（SCML）ベースのモデルやTLM-2.0バス・インターフェイス・モデルを自動生成できるという。
更に今回のバージョンアップでは、新たにシミュレーション解析用のシミュレーション・プロファイラーが追加されたほか、Lauterbach TRACE32 System、ARM DS-5など汎用ソフトウェア・デバッガをプラグインで利用できるようになった。また、MathWorks社のシミュレーション環境 「Simulink」と「Virtualizer」が統合可能となり、電子回路以外のモデルを用いたバーチャルHILS（Hardware-in-the-Loop）テストのようなシミュレーションを容易に実現可能となった。
この最新の「Virtualizer 12.06バージョン」は既に出荷が開始されている。
= EDA EXPRESS 菰田 浩 =
（2012.07.26
）