シャープがCMOSイメージ・センサ開発向けにCadenceのフローを採用し設計期間を半減
2012年7月18日、Cadenceは、シャープによるEncounter RTL-to-GDSIIフローの採用事例を発表した。
発表によるとシャープはCMOSイメージ・センサの開発に向けて「Encounter RTL-to-GDSIIフロー」を採用。同フローにはツールとして論理合成「Encounter RTL Compiler」、フォーマル検証「Encounter Conformal Equivalence Checker」、配置配線「Encounter Digital Implementation System」、DFT/ATPG「Encounter Test」が含まれており、実際に設計に適用したところ、これまでのフローと比較して設計期間を1/2に短縮できたという。
また、シャープはタイミング、チップサイズ、生産性におけるQoRの向上も実現したという事で、「設計期間および設計品質の劇的な改善を目の当たりにした」という「Encounter RTL-to-GDSIIフロー」の採用事例の詳細は、7月20日にみなとみらいで開催されるCadenceのプライベート・イベント「CDNLive! Japan 2012」で発表される。
= EDA EXPRESS 菰田 浩 =
（2012.07.19
）