デンソー、Cadenceのツール・フローに切り換え車載用IC設計の生産性とQoRを改善
2012年8月29日、Cadenceはデンソーによる同社製品採用の成功事例を発表した。
発表によるとデンソーは、車載用のミックスド・シグナルICの設計ツールをCadenceのツールに変更することで、チップの品質向上と生産性改善を実現。デンソーは、デジタル部の設計にCadenceの「Encounter」ベースのRTL-to-GDSIフローを採用することで、既存のフローよりもチップ面積を10％、消費電力を20％削減し、アナログ部の設計においてはCadenceの「Virtuoso」を採用することで設計生産性を30％改善。また、寄生抽出ツールについても従来使用していたツールから「Cadence QRC Extraction」に切り替えたとしている。
本件については、今年7月に開催されたCadenceのユーザー・カンファレンス「CDN Live! Japan」において、「車載用半導体製品設計におけるCadenceツールの適用について」というタイトルでデンソー デバイス事業部 半導体回路開発室 回路開発４課 課長の大石洋一氏が講演したという。
= EDA EXPRESS 菰田 浩 =
（2012.08.29
）