Synopsysの寄生容量抽出ツール「StarRC」、28nm設計のテープアウト実績が150超
2012年3月28日、Synopsysは同社の寄生容量抽出ツール「StarRC」の実績について発表した。
発表によるとSynopsysの寄生容量抽出ツール「StarRC」は、40社以上の半導体開発企業で導入され、電気特性を高精度にモデル化できるその寄生容量抽出ソリューションは主要半導体ファウンドリおよび主要半導体ベンダ各社で認定されており、28nmプロセスの設計で既に150を超えるテープアウト実績があるという。
別リリースで発表された情報によると、「StarRC」はTSMCのプロセスで製造されるAlteraの28nm FPGA「Stratix V」の寄生容量サインオフ・ソリューションとして利用されているようだ。
Synopsysによると下記企業が「StarRC」を28nmプロセス設計の寄生容量サインオフ検証ソリューションとして認定しているとの事。
Altera、Bull、富士通セミコンダクター、HiSilicon Technologies、Imagination Technologies、LSI、Moortec Semiconductor、NVIDIA、Qualcomm、ルネサスエレクトロニクス、Samsung Electronics、STMicroelectronics、東芝、他。
= EDA EXPRESS 菰田 浩 =
（2012.03.30
）