Altera、FPGA向けOpenCLプログラムの事例を発表-通常3-6ヶ月要する作業を1週間で完了

2012年4月10日、Alteraは、同社のFPGA向けOpenCLプログラムの事例を発表した。

AlteraのFPGA向けOpenCLプログラムは、並列プログラミング向けのOpenCLを用いたFPGA設計の研究開発プログラムで、昨年11月に業界初の試みとして発表されたもの。VerilogやVHDLなどHDLの代わりにOpenCLを用いることで、短い開発期間でCPUとFPGAで構成される高性能なヘテロジニアス・システムを実現することを目指している。

今回発表されたのは同プログラムに参加しているgoHDR社の事例で、同社は既存のテレビでHDRビデオ・コンテンツを最低でも25フレーム/秒でリアルタイム表示すべく、自社のビデオ・コーディック・アルゴリズムをAlteraのFPGAに実装。実装にあたってはHDLを用いず、アルゴリズム（Cコード）をOpenCL規格に移植しOpenCLベースで設計する事で、通常のHDLベース設計で3-6ヶ月は要するFPGAへのアルゴリズム実装を1週間で完了した。実装に関する詳細には触れられていないが、Alteraの提供するOpenCL Cコンパイラを用いて並列化とFPGAへのマッピングが行われたと推測される。

goHDR社の担当者は、VHDL設計には慣れていなかったが、AlteraのOpenCLソリューションにより、プロジェクトの性能要件を限られた開発期間で満たすことができたとコメントしている。

※goHDR

※日本アルテラ株式会社