Synopsys、TSMC 28nmプロセス対応のEmbedded Memory IPをリリース

2012年2月15日、Synopsysは、TSMC 28nmプロセス・テクノロジ向けのDesignWare Embedded Memory IPならびにLogic Library IPのリリースを発表した。

今回リリースされたメモリIPとロジックIPは、TSMCの28nm High Performance（HP）およびHigh Performance for Mobile（HPM）プロセス・テクノロジに対応しており、これらIPを用いることで各プロセス向けに最適な性能と消費電力を達成することが可能となる。また、「DesignWare STAR Memory System」が提供する組込みテストおよびリペア・テクノロジと組み合わせて使用すれば、チップ面積の削減やタイミング収束までのTAT短縮も実現可能。合わせて提供されるシリコン実装後のメモリー不良箇所と原因の自己診断とデバッグ機能により、設計期間とテストコストの削減、製造歩留まりの向上も可能となる。