STマイクロ、Mentorの配置配線ツールで20nmテストチップをテープアウト

2011年11月4日、Mentor Graphicsは、STMicroelectronicsに協力して20nmテスト・チップのテープアウトに成功した事を発表した。

発表によると今回の20nmテスト・チップのテープアウトは「DeCADE」と呼ばれるISDA（International Semiconductor Development Alliance）とのジョイント・プログラムを通じて行われたもので、STMicroelectronicsのR&Dチームはその設計および検証にMentorのEDAツールを利用した。

具体的には、Mentorの配置配線ツール「Olympus-SOC」を用いてダブルパターニングに対応した配置配線を実施、レイアウトの物理検証には「Calibre nmDRC platform」を利用した。

STMicroelectronicsは同様の20nmテスト・チップのテープアウトをSynopsysのツールでも実施しているが、バックエンド・ツールに関してはMentorとの強固な協力関係が築かれている。

※メンター・グラフィックス・ジャパン株式会社