TSMCとARMが20nm「ARM Cortex-A15」をテープアウト-Cadenceのインプリフローで

2011年10月18日、TSMCとARMは、業界初となる20nmマルチコア・プロセッサ 「ARM Cortex-A15」をテープアウトしたことを発表した。

発表によるとTSMCとARMの両社はTSMCの20nmデザインエコシステム「Open Innovation　Platform(OIP) 」を活用して、RTLからテープアウトまでを6か月で達成した。

「Open Innovation Platform(OIP) 」には、ESL設計からRTL設計、インプリメント、サインオフまでチップ設計に関するあらゆるソリューションが含まれているが、今回の20nm「ARM Cortex-A15」のテープアウトにあたり、TSMCとARMはCadenceのRTL-to-signoff flowを利用。具体的なツール名としては、アナログ/カスタム環境「Virtuoso」やデジタル・インプリメント環境「Encounter」の名が挙がっているが、その他にもCadenceのサインオフツールが利用されたようだ。ARMとCadenceは、「ARM Cortex-A15」向けのデザイン・フローの構築に向けて1年半前からコラボレーションを進めてきたという。

尚、TSMCの20nmプロセスを利用する事により「Cortex-A15」は、前世代のプロセスと比べ2倍以上の性能向上を達成。ARMは今回のテープアウトを基に、特定のTSMC20nmプロセス技術に即したPPA(Power、Performance および Area)モデルに合わせて物理IP技術を最適化し、ARMのユーザーに提供する「Cortex-A15 Processor Optimization Pack (POP)」の仕様開発の促進を図るという。

※TSMC

※アーム株式会社

※日本ケイデンス・デザイン・システムズ社