富士電機がCadenceの分散シミュレーターでパワーマネジメントICの開発を25％短縮

2011年10月6日、Cadenceは、富士電機による「Virtuoso Accelerated Parallel Simulator」の採用事例を発表した。

発表によると富士電機は、マルチCPUに対応した分散シミュレーション技術を持つCadenceのSPICE精度シミュレーター「Virtuoso Accelerated Parallel Simulator」を利用することによって、パワーマネジメントICの開発およびシステム全体検証の期間を25パーセント削減する事に成功。設計全体のプロセスを「Virtuoso Accelerated Parallel Simulator」ベースに切り替え、更にVerilog-A モデルによるIPを多数併用することで、検証時間の短縮を図ることができたという。

同件に関する詳細については、10月13日に開催されるCadenceのプライベート・イベント「CDNLive! Japan 2011」で発表される予定との事。