ASIPがプロセッサ開発ツールのオプション「テストベンチ・ジェネレータ」をリリース

2011年5月16日、プロセッサ開発システム「ASIP Meister」を手掛ける国内のEDAベンチャーエイシップ・ソリューションズは、「ASIP Meister」のオプション製品「テストベンチ・ジェネレータ」のリリースを発表した。

発表によると新オプション機能「テストベンチ・ジェネレータ」は、「ASIP Meister」で作成されたプロセッサの設計データを基にプロセッサ記述の単体テストに使用するテストベンチを自動生成する事が可能。合わせて、ユーザが作成するテンプレートからテストプログラムを自動生成する事もできる。

自動生成されるテストベンチは現行バージョンではVHDLとなるが、今後Verilog-HDL、SystemCの生成にも対応する予定。テストプログラムの自動生成機能では、専用言語のテンプレートをベースに様々なパラメータを与え、単一のテストシナリオから複数のテストプログラムを自動生成する事が可能となっている。

現在ASIPではこの新機能の評価版を提供中。6月から年間ライセンス105万円（税込）にて販売を開始する。

※ASIP Meisterオプション機能「テストベンチ・ジェネレータ」の詳細はこちら

※エイシップ・ソリューションズ株式会社