Aldec、SCE-MI2.0サポートで「HES」による4Mhzのエミュレーションを実現

2011年5月23日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける米Aldec社は、同社のエミュレーション・ボード「HES」のソフトウェア環境のバージョンアップを発表した。

Aldecの「HES」は、HDLシミュレータ、FPGAボード、ソフトウェア環境（デザインの分割/マッピング、デバッグ・ツール）で構成されるASICデザインのエミュレーションおよびアクセラレーション・システムで、今回そのソフトウェア環境「DVM（Design Verification Manager)」がバージョン・アップされた。

発表によると、新たに「DVM」にてAccelleraのエミュレータ用インタフェース規格「SCE-MI 2.0」がサポートされ、デバッグ環境とFPGAボードとをSCE-MI2.0でトランザクション・ベースで接続できるようになった。また、デザインへのSCE-MIトランザクタの挿入やSCE-MI APIとCモデル/テストベンチのインタフェースなど、これまでユーザーが実施していたセットアップ作業が「DVM」上で自動化可能となった。

これにより「HES」の利用に向けたデザインのセットアップ作業が格段に容易となり、同環境で1000万ASICゲート規模のデザインを4Mhzの速度でエミュレーション可能になるという。

※「DVM」の最新バージョンは、第48回DACにて同社ブースで展示予定。

※アルデック・ジャパン株式会社