Xilinxが高位合成ツールのAutoESLを買収

今回の買収について、その条件などの詳細は明らかにされていないが、AutoESLの従業員の大半はXilinxに移る様子。当然ながらその高位合成技術はXilinxのFPGA設計環境に取り込まれる事になる。

AutoESLの高位合成ツール「AutoPilot」は、C/C++/SystemCを入力としてアンタイムドなモデル、サイクルの定義されたモデルからVerilogまたはVHDLのRTLを合成する事が可能で、入力モデルからRTLのテストベンチを自動生成する機能やインプリメントツール用の制約ファイル（タイミング、パワー、レイアウト制約など）を出力する機能も備えている。

AutoESLは、EDAの研究で有名なUCLAのJason Cong博士がCo-Founderとして名を連ねている事でも有名。LAに本拠地を置く会社であるが、実際の製品開発はUCLA出身の中国人エンジニアを中心に上海の拠点で進められていたと聞く。（2009年時点でのDACでのインタビュー）立ち上げ5年と若い会社ではあるが、video, wireless, high performance computingといった分野でユーザーを獲得しておりその数は25社以上。Microsoftもソフトウェアの高速化（FPGA化）で同社の高位合成ツールを利用していたようだ。

※AutoESL社