Synopsys「IC Compiler」による自動DRC修正、MCMM最適化、デザイン収束を高速化

2011年1月31日、Synopsysは、同社の配置配線ツール「IC Compiler」のバージョンアップを発表した。

発表によると最新の「IC Compiler」バージョン2010.12では、大きく下記項目の機能アップが実現された。

・「IC Compiler」単体の実行速度の向上

　メモリー使用量を20%削減しつつ、従来比1.5倍の高速化

・「インデザイン自動DRC修正機能」の処理速度および自動修正率向上

　配置配線をしながらDRCチェックを行いDRCエラーを自動修正する「インデザイン自動DRC修正機能」の処理速度が従来比

　最大7倍に高速化、自動修正率も向上

・MCMM（マルチコーナー・マルチモード）最適化の処理速度向上

　1年前の約4倍に高速化

・トップレベルのデザイン収束の処理速度向上

　フロアプラン向け「On-Demand Loading（ODL）」機能の拡張により従来比2?3倍の高速化

・低消費電力化の機能強化

　クロックツリーの消費電力を10%削減、トータル・バッファ数を10％削減

発表には、Alteraの担当者が28nmFPGA「Stratix V」の設計は、Synopsysの「IC Compiler」を使って成功したとコメントを寄せている。

= EDA EXPRESS 菰田　浩 =
（2011.02.04 ）