GLOBALFOUNDRIESが28nm低電力プロセスのサインオフ・デザイン・フローを発表

2010年1月13日、半導体ファウンドリ大手のGLOBALFOUNDRIESは、28nm低電力プロセスのデジタル・デザイン・フローを発表した。

今回発表されたデザイン・フローは、GLOBALFOUNDRIESのHigh-k/メタルゲートを採用した28nm super low-power (SLP)プロセス・テクノロジをベースとしたもので、EDAならびにIPベンダ各社とのコラボレーションによって構築された。

コラボレーションに加わったEDAベンダとしては、Cadence、Synopsys、Mentor、Magma、Apacheの名が挙がっており、Cadence、Synopsys、Mentor、Magmaの各社は自社のインプリメント・ツールによるフローを開発。Apacheのダイナミック・パワー解析ツールやノイズ解析ツールもGLOBALFOUNDRIESのサインオフ・フローに取り込まれた。