TSMCがSynopsysの物理検証ツール「IC Validator」を40/65nmプロセス向けに認定

2010年11月17日、Synopsysは、同社のフィジカル検証ツール「IC Validator」がTSMC社の40nm/65nmプロセス向けに認定された事を発表した。

TSMCは、EDAベンダやIPベンダとの協業を推進するための「Open Innovation Platform構想」の実現に力を注いでいるが、その一環として、EDA各社と共同開発した独自のDRC用データ・フォーマット「iDRC」とLVS用データ・フォーマット「iLVS」をリリースしている。

今回のTSMCの認定は、「IC Validator」がTSMC40nm/65nmプロセスの「iDRC」と「iLVS」のルールセットを備える信頼性の高いフィジカル検証ツールと認めるもので、TSMC40nm/65nmプロセスおよびSynopsysの顧客は安心して「IC Validator」を利用出来るようになる。

「IC Validator」の最大の特徴は、インプリメント環境「IC Compiler」と連動しながら、インプリメント作業中のフィジカル検証「インデザイン・フィジカル検証」を可能としている点。これによりインプリメント工程とサインオフ工程を区別することなく、一連の作業を効率化できる。

※日本シノプシス合同会社