Calypto、Virage、STARC共同開発の低消費電力フローが米業界紙のAwardを受賞

2010年10月6日、シーケンシャル・アナリシス技術でEDA製品を展開する米Calypto Design Systems社は、同社とビラージロッジクおよびSTARCで共同開発した低消費電力フローが米業界紙のAwardを受賞した事を発表した。

プレスリリース文

発表によると3社共同開発の低消費電力フローが受賞したのは、OpenSystems Media社 Embedded Computing Design誌のEditors' Choice Awardで、日本風に表現するとデザインのエコ化を実現するソリューションを表彰するもの。

3社が共同開発した低消費電力フローは、Calyptoの「PowerPro MG」とVirageの「SiWare  Memory コンパイラ」を使用し、メモリのスリープ機能を活用することで組み込みSoCメモリの大幅な消費電力削減を実現するもので、STARCの実施した評価では、動的電力を最大50％、リーク電力を最大40％削減したと報告されている。

※関連記事：STARC、Calypto、Virageの3社がメモリのスリープ機能を活用した低電力設計フローを開発

尚、この低消費電力フローについては、10月21日にCalyptoが開催する「ローパワー & C言語ベース検証セミナー」にてSTARCが発表を行う予定だという。

※セミナー情報はこちら

※カリプト・デザイン・システムズ株式会社

※株式会社半導体理工学研究センター

※日本シノプシス合同会社(ビラージロジック)