カシオ、デジカメ用SoC開発でケイデンスのC-to-Silicon Compilerを活用

2010年7月16日、ケイデンスは、カシオ計算機がデジカメ用SoCの開発に、ケイデンスのフロントエンド設計ソリューションおよび検証テクノロジが適用された事を発表した。

プレスリリース文

発表によると、カシオはケイデンスの高位合成ツール「C-to-Silicon Compiler」を使用して、SystemCからRTLを生成。生成したRTLを論理合成ツール「Encounter RTL Compiler」で合成し、RTLとレイアウトの等価性検証には「Encounter Conformal Equivalent Checker」を利用した。

この手法によりカシオは、仕様上のターゲットを満たす高品質なRTLから、少面積・低電力な回路を実現。カバレッジ・ドリブン検証手法によりRTL検証の予測性も改善させたほか、バックエンドにおける配線混雑も回避。機能ECOに対する検証も「Encounter Conformal ECO Designer」を活用して短時間で完了させた。

カシオ 西本正輝　氏（QV事業部　第一開発部　第11開発室　テクニカルリーダー）のコメント：
「このプロジェクトは我々にとって非常に重要なもので、この成功にはケイデンスの製品が大きく貢献しました。ケイデンスの幅広いツールを使用して、我々は、短期間で非常に高品質の製品を開発するという目標を達成することができました。我々はケイデンスのテクノロジに対して高い期待を寄せていましたが、その成果は期待を上回るものでした。」

※日本ケイデンス・デザイン・システムズ社