パナソニック、システムLSIの設計・検証用に米BluespecのESL合成ツールを採用
2010年3月25日、ESL合成ツールBluespecの日本代理店を務めるサイバネットシステムは、パナソニックがBluespecのESL合成ツールを採用した事を発表した。
発表によると今回BluespecのESL合成ツールが配備されたのは、パナソニック社の戦略半導体開発センターで、パナソニックのデジタル家電統合プラットフォーム「UniPhier」をはじめとする、システムLSIの上流設計・検証にBluespecのESLツールがフルセットで利用される。
BluespecのESL合成ツール「Bluespec SystemVerilog」は、SystemVerilogベースの独自の拡張言語を入力とするESL合成ツールで、合成エンジン「Bluespec Compiler」と専用のシミュレーターで構成される。大きな括りでは高位合成ツールに分類されるが、その設計理念・コンセプトは市販のCベースの高位合成ツールとは似て非なるもので、SystemC TLMよりも更に細分化された「処理の単位」をベースに高い抽象度で回路動作を記述し、そこからRTLを自動生成する。データパス系の回路に限らず、以前は高位合成に不向きと言われていた制御系回路を容易に合成できるほか、テストベンチも自動生成可能。北米市場で複数の大手顧客を持つっており、業界ではDenali社が自社IPの開発でBluespecを採用しているという。
パナソニック社のコメント
藤川 悟氏 (戦略半導体開発センター 所長)
「Bluespec は独自言語を採用していることがポイントです。言語仕様に込められた思想を正しく理解するまでは苦労しますが、その代わり習得した場合の見返りは期待値を満たすものでした。
これを弊社のシステムLSI開発に当てはめると、従来のRTL(Register Transfer Level)と同等以上の性能を保ちながらも、設計者の思考はRTLよりも高位に持ち上げられると期待しています。」
= EDA EXPRESS 菰田 浩 =
(2010.03.25
)