シノプシス、Design Compilerの改版で合成から配置配線の生産性を向上

2010年3月29日、シノプシスは、論理合成ツールの最新バージョン「Design Compiler 2010」を発表した。

プレスリリース文

シノプシスによると、「Design Compiler 2010」における新機能および性能向上のポイントは大きく3つ。

まず一つは、2005年から「Design Compiler」に搭載している「トポグラフィカル・テクノロジ」に配置配線ツール「IC Compiler」向けの「フィジカル・ガイダンス」を生成する機能が追加された。「トポグラフィカル・テクノロジ」は、論理合成側のタイミング/面積見積もり機能で、この見積もり結果をベースに配置配線を行うことで、論理合成と配置配線のイタレーションを削減することが出来る。しかし、これまでの手法では実際の見積りと配置配線の結果には誤差が生じるため、その誤差を最小限に抑えるために「フィジカル・ガイダンス」機能が用意された。「フィジカル・ガイダンス」機能を使えば、「Design Compiler」で行ったフィジカル設計情報をそのまま「IC Compiler」に渡す事ができるため、論理合成と配置配線の相関が取れ誤差を最小限（5％以内）に抑える事が可能となる。また、配置の実行時間も削減できる。

もう一つは、「Design Compiler」上でプッシュボタン式のフロアプラン処理が可能となった。これは、「IC Compiler」のフロアプラン機能を「Design Compiler」から起動できる仕組みで、論理合成の段階でフロアプランの検討が可能。従来バックエンド工程で処理していたフロアプランの問題修正やチューニングを論理合成の段階で処理できるようになる。

更に、複数プロセッサによるマルチコア処理機能も改善され、「Design Compiler」のランタイムが向上。複数マシンを用いた分散処理は出来ないが、マシン内のコア数に応じてスケーラブルな分散処理が可能な新たなマルチコア機能では、4コアの利用で単一コアによる処理よりも2倍高速な処理が可能になる。

シノプシスによると、これら機能改善によって論理設計とフィジカル設計の生産性は2倍に向上可能との事。より緊密となり相乗効果が期待できる論理合成ツールと配置配線ツールは、ツール単体の機能・性能ではなくEDAベンダで選ぶ時代になっている。

尚、「Design Compiler 2010」は既に出荷中。各新機能は利用中の製品種別に応じて無償利用できる。

※シノプシスのホームページ上で「Design Compiler 2010」のデモを公開中。

※日本シノプシス合同会社