東芝情報システム、低電力チップデザインの検証で「VMM-LP」を標準化

2010年1月25日、シノプシスは、東芝情報システムが低電力チップデザインの検証で検証メソドロジ「VMM-LP」を標準化した事を発表した。
※VMM-LP：Verification Methodology Manual for Low Power

プレスリリース文

「VMM-LP」は、シノプシス、アーム、ルネサステクノロジの3社が共同で作成したローパワーデザイン向けの検証ガイドラインで、SystemVerilogベースの検証メソドロジ「VMM」で実現されている再利用可能な検証環境の構築や、アサーションおよびカバレッジ技術による効率的な検証手法をローパワーデザインの検証に応用するもの。昨年2月に完成が発表されている。

東芝情報システムは、この「VMM-LP」を低電力チップデザイン検証の標準メソドロジとして採用し、シノプシスのシミュレータ「VCS」、マルチ・ボルテージ・シRTLミュレータ「MVSIM」を用いて運用。自社の設計および検証サービス業務にて展開する予定としている。

尚、東芝情報システムでは、既にモバイル・マルチメディア・アプリケーションの低電力機能の検証にて「VMM-LP」を適用しており、再利用可能なテストベンチ環境も構築済みだという。

※日本シノプシス合同会社

※東芝情報システム株式会社