ケイデンスとARMが次世代SoC設計フローの構築で提携

2009年10月21日、ケイデンスは、ARMベースSoCの設計および検証コストを削減する次世代のSoC設計フローの構築でARMと提携した事を発表した。

発表によると両社の提携の具体的な中味としては、ケイデンスの「Chip Planning System」および「Incisive」機能検証ソリューションを、ARMの「AMBA Designer」、「Verification and Performance Exploration（VPE)」、「ネットワーク・インターコネクトIP（CPUバス）」と統合。これにより、ARMファブリックIPの消費電力とコストの早期見積りとSoCに統合されたIPの機能検証の効率化を実現する。

この両社ツールを統合したフローは、両社共通の顧客に向けて2010年中に開発フェーズに合わせて提供される予定。現在サンノゼで開催されている「TechCon3コンファレンス」にて紹介されている。