ケイデンスとSTARC、ディレイ・テストの品質改善に向けて協業

2005年11月7日、ケイデンスとSTARC（?半導体理工学研究センター）は、ディレイ・テストの品質改善に向けて、品質モデルの標準化を推進することで協業していくことを発表した。

プレスリリース：http://www.cadence.co.jp/news/print/h17-11-8-2.html

ケイデンスとSTARCは、製造工程に適用するディレイ・テストのレベルと半導体デバイスの最終品質レベルの相関を評価するために協業しており、この取り組みの最初の成果として、STARCの品質モデルが、ケイデンスのEncounter True-Time Delay Testによって実証されたという。

ケイデンスのEncounter True-Time Delay Testは、正確なタイミングによるディレイ・テスト用パターンを自動的に生成する業界初のATPGで、歩留まり診断ツールである同社のEncounter Diagnosticsとの互換性を持っているため、ユーザはTrue- Time Delay Testが提供する効率的なテスト手法を活用し、検出された微細な不良の根本原因をEncounter Diagnosticsによって究明することができる。その結果、歩留まり向上を設計の早期段階で実現可能となる。

STARCとケイデンスは、Encounter True-Time Delay Testの機能をより定量的に評価するために、製造プロセスの品質、設計におけるディレイ・マージン、及びテスト・タイミングの精度を反映するSDQM（statistical delay quality model）の構築について協業してきており、このSDQMというモデルは、チップの品質レベルの評価を、ディレイに起因する故障を生じる不良の関数、及び各故障に対するテストのタイミングの関数として提供されるという。

■STARCコメント 開発第一部テスト設計開発室 室長 佐藤　康夫氏のコメント：
「遅延値の小さいディレイ故障はますます増加の一途を辿っていますが、STARCのメンバー企業による調査によると、従来のディレイ・テスト・ツールでは、このようなディレイ故障を検出できないことが明らかになっています。STARC では、ディレイ・テスト・メソッドの有効性を定量的に判断するために、統計的なディレイ・クオリティ・モデル・メソドロジ（SDQM：a statistical delay quality model）を構築しました。ケイデンスは、このテクノロジを成功裡にサポートし、Encounter True-Time Delay Testのテクノロジの卓越性を実証しました。我々の調査結果に基づき、我々はEncounter True-Time Delay Testが、遅延値の小さいディレイ故障を検出するのに大変有効であり、チップの最終的な品質レベルを改善すると期待しています。」

■ケイデンス General Manager of Encounter Test Sanjiv Taneja氏のコメント：
「STARCとケイデンスの協業により、True-Timeディレイ・テストの優れたテクノロジがお客様に対して実証できるようになりました。テストでは未検出となり、結果としてシステム・テストにおいて不良を引き起こすディレイ故障の検出が可能な点や、最終的な品質評価の点で、我々はTrue-Timeディレイ・テストがナノメーター設計において、大きな利益を提供できることに自信を持っています。」
（プレスリリース要約）