IEEEがSystemVerilogを承認>>CQ出版のイベントで世界初の記者発表

2005年11月11日、AccelleraのVice-chairman Dennis Brophy氏（メンター・グラフィックス社）がCQ出版主催のSystemC＆SystemVerilogデザイン・ワークショップ2005において、SystemVerilog（IEEE Std.1800-2005）がIEEEに承認された事を発表した。正式な記者会見としては、世界初の発表になるという。

プレスリリース：http://www.accellera.org/pressroom/2005/Accellera_Applauds_IEEE_SV_PR_110905-2_FINAL.pdf（Accellera）

Dennis Brophy氏の発表によると、IEEEの承認は米国時間の11月8日に発表され、新規格であるSystemVerilog IEEE 1800-2005 と合わせてVeilogの改訂版となるVerilog IEEE 1364-2005も合わせて承認された。従来のVerilogは、今回の改訂によって残っていた幾つかのバグと不明確な部分が解消されたという。

SystemVerilog IEEE 1800-2005は、米国の標準化団体Accelleraによってそのベースが作られたシステム・レベル設計にも対応可能なハードウェア設計言語で、標準化にあたり国内ではJEITA（社団法人電子情報技術産業協会）、EDA技術専門委員会のSystemVerilog タスクグループが様々な活動を進めていた。

Dennis Brophy氏によるとSystemVerilogは、既に世界中で75種類を超えるプロダクト（EDAツール）やサービスが提供されており、大手EDAベンダや半導体関連各社の賛同のもと、既に4000人以上のフォーラム・メンバーが存在しているという。
※SystemVerilogホームページ参照：http://www.systemverilog.org/

また、記者会見では最後にAccelleraのロードマップも発表され、2007年にはSystemVerilog IEEE1800のバージョンアップが計画されている他、SystemVerilog-AMSの標準化計画なども明らかにされた。
※Accelleraホームページ：http://www.accellera.org/home

SystemVerilogの標準規格の詳細は、Webサイト「IEEE Store」にて55ドル（IEEE会員は45ドル）で購入する事ができる。
※IEEE Store：http://shop.ieee.org/ieeestore/Default.aspx