【EDSF2006】米Mirabilis Design>>システム性能予測シミュレータ「VisualSim」

パシフィコ横浜で開催されたEDSFair2006で目にした、米Mirabilis Designのブース。

Mirabilis Designは、今年から特設された海外ベンチャーのコーナーで、システム性能予測シミュレータ「VisualSim」と、先日発表されたばかりの検証用のプロセッサ・モデルを自動生成できる「Processor Generation Toolkit」を展示していた。

※関連ニュース「米Mirabilis Design、システム設計と検証を高速化する、「プロセッサ生成ツールキット」を発表」
https://www.eda-express.com/news/?m=p&idno=272

自らブース対応を行っていた同社CEOのDeepak Shankar氏は、元ケイデンスのツール開発者で性能評価シミュレーション一筋のエンジニアなのだという。

「VisualSim」と「Processor Generation Toolkit」を用いる事で、システムのパフォーマンス分析を短時間かつ容易に実行することが可能で、システムレベル設計で必要となる様々なシミュレーションを一つの環境上で集約できるとしている。

また、Deepak Shankar氏によると、製品名は明らかにされていないが、ソフトウェアを書く前にプロセッサのパワー解析を行う新たなESLツールを今年の3月にリリースする計画だという。

※Mirabilis Design　http://www.mirabilisdesign.com

※国内販売代理店　鹿島メディアバインド株式会社　http://www.kashima-mb.co.jp/