アルテラ、Quartus II にタイミング解析ツールを搭載>>SDCフォーマットをネイティブ・サポート

2006年5月9日、アルテラは、タイミング解析ツールを搭載した最新のFPGA設計環境「Quartus II バージョン6.0」の出荷開始を発表した。

プレスリリース：http://www.altera.co.jp/corporate/news_room/releases/products/nr-qii6.html

「Quartus II 6.0」に搭載されるタイミング解析ツールは、業界標準のSDC (Synopsys Design Constraint)タイミング・フォーマットをネイティブ・サポートする、「TimeQuest」タイミング・アナライザで、FPGAベンダの提供する専用の設計環境に、タイミング解析ツールが搭載されるのはこれが初めて。これにより設計者は、複雑なタイミング制約を持つデザインの設計が可能となり、効率的にタイミング収束およびタイミング検証を実行できるようになる。

また、最新の「Quartus II 6.0」では、チームベース設計を効率的に管理するチーム・ベース・デザイン機能が強化されているほか、今回新たに設計言語「IEEE 1800 SystemVerilog」もサポートされた。

アルテラは、これら拡張機能は、90nmプロセスの開発で求められる顧客要求への対応と同時に、今後の65nmプロセス次世代ファミリに向けた技術発展の基盤となるとしている。

尚、最新の「Quartus II 6.0」は、サブスクリプション版とWebEditionで既に出荷が開始されており、サブスクリプション版は、現在サブスクリプション契約を結んでいる全ての顧客に提供されるという。ちなみに、アルテラのデザイン・ソフトウェアの年間サブスクリプション費用は、ノード・ロックPCライセンス時で米国内販売価格2.000ドルとなっている。

※「Quartus II 6.0」に関する詳細は、日本アルテラ株式会社にお問い合わせ下さい。
http://www.altera.co.jp