米Calypto Design Systems、シーケンシャル等価性検証ツール「SLEC」をバージョンアップ>>検証キャパシティが従来比100倍に

2006年5月22日、シーケンシャル等価性検証を行うESLツールを手掛ける、米Calypto Design Systems社は、同社製品「SLEC」の新バージョン2.0をリリースした。

プレスリリース：http://www.calypto.com/news/SLEC20.html（英文）

Calypto社の「SLEC」は、システムレベルのモデルと、その機能が実装されたRTLとの間のシーケンスの違いを、テストベンチやアサーションを用いる事無く検証する事ができる等価性検証ツールで、C/C++、SystemC、VHDL、Verilog-HDLをサポートしている。

今回のバージョンアップでは、「SLEC」のコア・テクノロジーである、デザインのシーケンス（順序回路）変更や抽象化を処理する「シーケンシャル・アナリシス：sequential analysis」エンジンが大幅に拡張され、等価性検証キャパシティが従来の「SLEC 1.0」と比較して100倍にも向上された。

システムレベル設計とサイクル精度のRTL設計で機能比較を行う場合、一般的にデザイン内部のシーケンス（順序回路）は大きく異なり、システムレベルでの検証結果をRTL検証に生かすことが難しい。「SLEC」は、独自の特許技術「シーケンシャル・アナリシス」によって、このギャップを越えた等価性検証を実現しており、上流検証結果を後工程で最大限有効利用する事が可能。システムレベル・モデルをリファレンス・モデルと位置付けることができる。

また「SLEC」は、RTL同士の検証。即ち、RTLと最適化後のRTLとの機能等価性をチェックすることも可能で、既に検証済みのRTLをベースに、膨大な検証時間を懸念することなくRTLの最適化（パイプライン処理、リソースシェアリング、リタイミング、パワーの最適化など）、性能向上に取り組む事ができる。

その他、今回のバージョンアップでは、検証時間の大幅な短縮と、不一致発見時の反例出力機能の改善も施されており、機能等価性検証後のデバッグ作業も効率化されたという。

尚、「SLEC 2.0」は既に出荷が開始されており、ライセンス価格は17万5千米ドルから。7月24日から開催される第43回DACにてデモが披露されるという。

※「SLEC 2.0」に関する詳細は、カリプト・デザイン・システムズ株式会社にお問い合わせ下さい。
http://www.calypto.com/contact/

※Calypto Design Systems inc.
http://www.calypto.com