インターデザインとサミット・デザインがSystemCベースの協調検証で協業>>検証環境FastVeriとデバッグ環境Vistaが連携

2006年6月16日、ESL分野のツールを手掛ける日本のEDAベンダ、株式会社インターデザイン・テクノロジーは、同社の協調検証環境「FastVeri」と米サミット・デザイン社のSystemC統合設計環境「Vista SystemC IDE」の連携を発表した。

プレスリリース：http://www.interdesigntech.co.jp/modules/news/article.php?storyid=60

インターデザインの「FastVeri」は、STARCが開発した「バジェット追加技術」を利用して、ソフトウェア・コードをターゲットCPU上での実行時間が付加されたSystemCモデルに自動変換し、10M?100Mサイクル/秒という超高速でハードウェア/ソフトウェアの協調検証を行うことが可能。ISSとHDLシミュレータを接続する従来の協調検証手法と比較して100倍?1000倍の高速化を実現し、システム検証を大幅に効率化する。
※STRAC：株式会社半導体理工学研究センター
※ISS：Instruction Set Simulator

今回、「FastVeri」と連携して使用する事が可能となったサミットの「Vista」は、数少ないSystemCのモデリングおよびデバッグ環境として、日本をはじめ世界各国で利用されており、米Actis DesignのSystemCルール・チェッカー、米Forte Design Systemsの動作合成ツールとも連携している。

「FastVeri」と「Vista」が連携することで、設計者はハード（SystemCモデル）とソフト（Cプログラム）の高速な協調検証と同時にそれらのデバッグも可能となり、「FastVeri」の生成したSystemCモデルを「Vista」上でデバッグできるほか、ターゲットCPU上で実行されるソフトウェア・コードと周辺ハードウェアのSystemCモデルのデバッグを同時に進めることができるようになるという。

尚、この連携に関する詳細は、6月28日より東京ビッグサイトで開催される「ESEC」（第9回組み込みシステム開発技術展）、7月24日よりサンフランシスコで開催される「DAC」（第43回DesignAutomationConference）にて展示される予定。

※株式会社インターデザイン・テクノロジー
http://www.interdesigntech.co.jp

※サミット・デザイン・ジャパン株式会社
http://www.summit-japan.com