【DACレポート】米TannerEDA、アナログ設計ツール群をバージョンアップ>>回路シミュレータと回路図エディタをシームレスに統合

米TannerEDA社は、アナログ及びミックスドシグナル設計ツール3製品のバージョンアップを発表。各ツールの統合に関するデモを披露していた。

関連プレスリリース：http://www.tanner.com/EDA/_PDF/PR_2006/PR_07-24-06.pdf（英文）

Tanner社は、回路シミュレータ「T-Spice」、回路図入力ツール「S-Edit」、レイアウトエディタ「L-Edit」の3製品をそれぞれバージョン12.1にバージョンアップし、DRCツール「HyperVerify」も合わせてバージョンアップした。

今回のバージョンアップの目玉は、「T-Spice」と「S-Edit」および「L-Edit」と「HyperVerify」のシームレスな統合で、各ツールを密接に連携させる事によって、これまでよりも設計の作業効率を高め、各作業工程に要する時間を概ね半分程度に削減できるようになった。

中でも、回路図エディタ「S-Edit」は、ツールが作り直され全体的にパフォーマンスが向上。新機能として電流および電荷のプローブ機能も追加された。

その他、回路シミュレータ「T-Spice」はシミュレーション速度と堅牢性が改善され、レイアウトエディタ「L-Edit」はLVL（Layout vs Layout）比較機能が追加となったという。

※Tanner社の各製品は、タナーリサーチジャパンが日本向け販売窓口となっている。　
http://www.tanner.jp/EDA/