セロックシカのMeP開発キットがVDECの設計コンテストの設計プラットフォームとして選定される

2006年9月25日、C言語からのESL設計ソリューションを提供する、英セロックシカ社は、同社の東芝 MeP （Media Embedded Processor） 開発キットが全国規模で行われるVDECの設計コンテストの設計プラットフォームおよび環境として選定されたことを発表した。

※VDEC（大規模集積システム設計教育研究センター）

プレスリリース：http://www.celoxica.co.jp/corporate/pressreleases/show_release.asp?DocumentID=513

セロックシカのMeP開発キットは、同社の提供する数々の特定用途向け開発キットのうちの一つで、MePに対応したC言語アルゴリズムからのインプリメント環境「DK Design Suite」、FPGAボード、MePプロセッサIP、APIなどがパッケージされており、東芝のMeP設計フローに則ってアルゴリズムモデルからのSoCプロトタイピングをスムーズに進める事ができる。

今回、この「MeP開発キット」がVDECのMePを用いたデジタル・メディアSoC設計コンテストの開発環境として利用される事になり、日本全国の大学を中心としたコンテスト参加者に同キットが利用される事になる。

今回の決定は、セロックシカ、東芝、VDECの長年にわたる協力関係と投資により実現されたもので、セロックシカの「MeP開発キット」の強力なSoCプロトタイピングおよび検証機能が選定の決め手になったという。

尚、今回の設計コンテストにおいて、 東芝はコンテスト応募設計に対する賞を提供し、受賞設計に対しては実際にシリコン製造が行われる予定。またVDECは、コンテスト終了後にこのプラットフォーム・ソリューションをVDECに所属する150を超える日本の大学と640を超える研究グループに対し、VDECのネットワークを介して提供する予定となっている。

※ セロックシカの「MeP開発キット」に関する詳細は、日本セロックシカ株式会社にお問い合わせ下さい。
http://www.celoxica.co.jp

※東芝MeP情報サイト
http://www.mepcore.com/j

※VDEC（大規模集積システム設計教育研究センター）
http://www.vdec.u-tokyo.ac.jp