ケイデンス、米Brion社と米Clear Shape社との協業によりリソグラフィ考慮の設計フローを構築

2006年10月2日、ケイデンスは、Brion Technologies社およびClear Shape Technologies社との協業により、リソグラフィを考慮したフィジカル設計フローを構築した事を発表した。

プレスリリース：http://www.cadence.co.jp/print/h18-10-03.html

発表によると、Clear Shape社は、チップの製造性や歩留まりに影響を与えるcatastrophicな問題、parametricな問題の双方に対応するために、高速、高精度、フルチップでマニュファクチャリング・シェープ解析を行うシステマティックなモデル・ベースDFMテクノロジを開発。またBrion社は、優れたコンピュータ処理技術を活用したリソグラフィ・テクノロジにより、高精度で高速なフルチップ対応のOPCおよびOPC検証ソリューションを実現。

ケイデンスはこれらテクノロジとレイアウト最適化ツール「Chip Optimizer」を含む自社のインプリメンテーションフロー「Encounter digital IC design platform」とをリンクさせるインタフェースを開発し、同一モデルを利用できる一貫したリソグラフィ・モデリング、インプリメンテーション、レイアウトの最適化フローを実現した。

これにより、IDMやファブレス半導体企業は、リソグラフィ上のホットスポットを検出してこれらを除去し、設計および電気的な制約を維持しながら、マンハッタン式の設計とXアーキテクチャを使用した設計の双方を最適化できるようになるという。

尚、Brion社Shauh-Teh Juang氏のコメントによると、今回の協業によってケイデンスのインプリメンテーションフローに繋がったBrionのOPC技術は、既に半導体上位15社のうち12社が採用しているとの事。

※本発表に関する詳細は、日本ケイデンス・デザイン・システムズ社にお問い合わせ下さい。
http://www.cadence.co.jp

※ブライオン テクノロジーズ株式会社
http://www.brion.com

※Clear Shape Technologies社
http://www.clearshape.com