米デナリ、社内の設計ツールフローに米Verific社のSystemVerilogコンポーネントを導入

2006年10月17日、HDLのパーサーやアナライザなどEDA向けのソフトウェアIPを手掛ける、米Verific社は、米デナリ・ソフトウェアが同社のSystemVerilogコンポーネントを導入した事を発表した。

発表によると、デナリは社内の設計フローにVerificのSystemVerilogパーサー、アナライザ、スタティック・エレボレータを導入。コンフィギュラブルIPの開発などに適用するとしている。

Verificは、Verilog/VHDLの各種EDA向けコンポーネントを主力製品として展開しているが、新たに製品ラインナップに加わった「SystemVerilog」コンポーネントも好調で、今年に入り米Jasper Design Automationなど既にEDAベンダ4社が採用している。