シノプシス、微小な遅延故障を見逃さない新たなATPG技術を発表>>STAの高精度なタイミング情報で実現

2006年10月18日、シノプシスは、新しいテストパターン自動生成(ATPG)テクノロジの確立を目指して半導体各社との協業を開始したと発表した。

プレスリリース：http://www.synopsys.co.jp/pressrelease/2006/20061017.html

シノプシスの目指す新たなATPG技術は、微小な遅延故障を直接的なテスト対象としない従来のATPGとは違い、同社のスタティックタイミング・サインオフ解析ツール「PrimeTime」で解析した高精度なタイミング情報を用いる事によって、at-speedテスト実行時のタイミング・エラーとなる微小な回路遅延のテストを行うというもの。

これにより、微小遅延故障をも検出する必要のあるデジタルLSIにおいても、その品質を向上しテスト漏れを削減することが可能。微小な遅延故障を削減することで製造テストの品質向上をはかることができる。

この新たなATPG技術の開発と有効性の実証に向け、シノプシスは株式会社半導体理工学研究センター(STARC)と既に2年にわたり協業を進めてきているという。

シノプシスは、この新しいテクノロジを10月24日?26日にカリフォルニア州サンタクララで開催されるInternational Test Conference(IＴC)でデモ公開する予定。

※新たなATPG技術に関する詳細は、日本シノプシス株式会社までお問い合わせ下さい。
http://www.synopsys.co.jp

※International Test Conference
http://www.itctestweek.org