Freescale、シノプシスのSystemVerilogベース検証環境を導入

2006年11月20日、Freescale Semiconductor社とシノプシスは、FreescaleがシノプシスのSystemVerilogベース検証環境を導入した事を発表した。

プレスリリース：http://www.synopsys.com/news/announce/press2006/snps_freescale_pr.html（英文）

発表によるとFreescaleは、SystemVerilogベースの検証環境の構築に向けて、NTB（ネイティブ・テストベンチ）テクノロジーを含むシノプシスのRTL検証環境「VCS」を導入。これは数年に渡り進められてきた、SystemVerilog導入に向けた両社の取り組みによる結果だという。

最新の「VCS」は、SystemVerilogテストベンチのフル機能をネイティブにサポートしており、オブジェクト指向技法、制約に基づくランダム・スティミュラス、機能カバレッジといったSystemVerilogが可能とする様々な検証手法を応用した効率的な検証環境を構築することができる。

※「VCS」に関する詳細は、日本シノプシス株式会社にお問い合わせください。
http://www.synopsys.co.jp

※Freescale Semiconductor社
http://www.freescale.co.jp